一种应用于超宽带射频接收机的开关键控解调器的制作方法

本发明涉及集成电路设计技术领域，具体涉及一种应用于超宽带射频接收机的开关键控(on-offkeying，ook)解调器。

背景技术：

随着集成电路与通信技术的飞速发展，高速率的无线通信技术成为人们的迫切需求。超宽带(ultrawideband，uwb)技术以其高速率、低功耗、低成本、易于实现，容量大，穿透力和抗多径能力强等特征成为极具发展的通信技术之一，且被视为下一代无线通信的关键技术。任何通信系统的最终目的都是接收传输的信号并恢复出原始信息，超宽带通信系统也不例外。解调器(demodulator，dm)作为超宽带射频接收机的核心模块，其灵敏度、动态范围、功耗等指标对整个接收机系统的性能有至关重要的影响。目前，现有的解调电路要么受限于电路结构，无法满足较大的动态范围的要求；要么只能对输入幅度较大的信号进行解调，无法获得较高的灵敏度。

技术实现要素：

本发明针对现有解调电路无法兼顾宽动态范围和高灵敏度的问题，提供一种应用于超宽带射频接收机的开关键控解调器。

为解决上述问题，本发明是通过以下技术方案实现的：

一种应用于超宽带射频接收机的开关键控解调器，包括包络检波器、电压放大器、电压比较器和脉冲宽度调整电路；包络检波器的输入端形成开关键控解调器的输入端，包络检波器的输出端连接电压放大器的输入端，电压放大器的输出端连接电压比较器的输入端，电压比较器的输出端连接脉冲宽度调整电路的输入端，脉冲宽度调整电路的输出端形成开关键控解调器的输出端。

上述方案中，脉冲宽度调整电路包括mos管m34-m48、电阻r18以及电容c9；mos管m34、m36、m38、m40、m41、m43以及m47的源极均与数字地dgnd连接；mos管m35、m37、m39、m42、m45、m46以及m48的源极均与数字电源dvdd连接；mos管m34的栅极与mos管m35的栅极连接后，形成脉冲宽度调整电路的输入端cmp；mos管m34的漏极、mos管m35的漏极、mos管m36的栅极与mos管m37的栅极相连；mos管m36的漏极、mos管m37的漏极、mos管m40的栅极、mos管m38的栅极与mos管m39的栅极相连；mos管m38的漏极、mos管m39的漏极、mos管m44的栅极与mos管m45的栅极均与电阻r18一端连接；电阻r18的另一端连接电容c9的一端、mos管m40的漏极、mos管m41的栅极与mos管m42的栅极连接；电容c9的另一端连接到数字地dgnd；mos管m41的漏极、mos管m42的漏极、mos管m43的栅极与mos管m46的栅极相连；mos管m43的漏极与mos管m44的源极相连；mos管m44的漏极、mos管m45的漏极连接、mos管m46的漏极、mos管m47的栅极与mos管m48的栅极相连；mos管m47的漏极与mos管m48的漏极连接后，形成脉冲宽度调整电路的输出端out。

上述方案中，包络检波器包括mos管m1-m10、电阻r1-r6以及电容c1-c4；mos管m1和m2的源极均与地gnd连接；mos管m7、m8的源极、m9和m10的源极均与电源vdd连接；mos管m1的栅极通过电阻r3与偏置信号vbias相连；mos管m2的栅极通过电阻r4与偏置信号vbias相连；mos管m1的漏极、mos管m3的源极和mos管m4的源极相连；mos管m2的漏极、mos管m5的源极和mos管m6的源极相连；mos管m3的栅极和mos管m5的栅极相连后，通过电容c1形成包络检波器的输入端inp；mos管m4的栅极和mos管m6的栅极相连后，通过电容c2形成包络检波器的输入端inn；mos管m3的栅极通过偏置电阻r1与输入偏置信号in_vbias连接；mos管m4的栅极通过电阻r2与输入偏置信号in_vbias相连；mos管m3的漏极、mos管m7的漏极和栅极、mos管m8的栅极和mos管m6的漏极相连；mos管m4的漏极、mos管m5的漏极与mos管m9的漏极和栅极、mos管m10的栅极相连；mos管m8的漏极形成包络检波器的输出端dmp；mos管m10的漏极形成包络检波器的输出端dmn；mos管m8的漏极分别通过并联的电阻r5和电容c3后接地gnd；mos管m10的漏极分别通过并联的电阻r6和电容c4后接地gnd。

上述方案中，电压放大器包括mos管m11-m16、电阻r7-r16以及电容c5-c8；mos管m11和mos管m14的源极均与地gnd连接；mos管m11的栅极通过电阻r11与偏置信号vbias连接；mos管m11的漏极、mos管m12的源极和mos管m13的源极相连；mos管m12的栅极通过电容c5后形成电压放大器的输入端dmp；mos管m13的栅极通过电容c6后形成电压放大电器的输入端dmn；mos管m12的栅极通过偏置电阻r7与输入偏置信号in_vbias连接；mos管m13的栅极通过偏置电阻r8与输入偏置信号in_vbias连接；mos管m12的漏极分为2路，一路通过电阻r9与电源vdd连接，另一路通过电容c7与mos管m15的栅极连接；mos管m13的漏极分为2路，一路通过电阻r10与电源vdd连接，另一路通过电容c8与mos管m16的栅极连接；mos管m14的栅极通过电阻r16与偏置信号vbias连接；mos管m14的漏极、mos管m15的源极和mos管m16的源极连接；mos管m15的栅极通过偏置电阻r12与输入偏置信号in_vbias连接；mos管m15的漏极通过电阻r14与电源vdd连接；mos管m15的漏极形成电压放大器的输出端amp；mos管m16的栅极通过偏置电阻r13与输入偏置信号in_vbias连接；mos管m16的漏极通过电阻r15与电源vdd连接；mos管m15的漏极形成电压放大器的输出端amn。

上述方案中，电压比较器包括mos管m17-m33和电阻r17；mos管m17、m24和m29的源极均与地gnd连接，mos管m20、m21、m22、m23、m32和m33的源极均与电源vdd连接；mos管m17的栅极通过电阻r17与偏置信号vbias连接；mos管m17的漏极、mos管m18的源极和mos管m19的源极相连；mos管m18的栅极形成电压比较器的输入端amp；mos管m19的栅极形成电压比较器的输入端amn；mos管m18的漏极、mos管m20的栅极和漏极、以及mos管m21的栅极相连；mos管m19的漏极、mos管m22的栅极和漏极、以及mos管m23的栅极相连；mos管m21的漏极、mos管m25的栅极和漏极、mos管m26的漏极、mos管m27的栅极和mos管m31的栅极相连；mos管m23的漏极、mos管m26的栅极、mos管m27的漏极、mos管m28的栅极和漏极和mos管m30的栅极相连；mos管m24的栅极与漏极共接后，与mos管m25的源极、mos管m26的源极、mos管m27的源极和mos管m28的源极相连；mos管m29的漏极、mos管m30的源极和mos管m31的源极相连；mos管m29的栅极、mos管m30的漏极、mos管m32的栅极和漏极和mos管m33的栅极相连；mos管m31的漏极与mos管m33的漏极相连后，形成电压比较器的输出端cmp。

与现有技术相比，本发明具有如下特点：

1、考虑到解调出的脉冲信号的脉宽可能不一致，采用一个脉冲宽度调整电路以实现脉冲宽度的统一化。

2、在脉冲宽度调整电路中加入一个由输入信号控制的mos开关，栅极连接输入信号，漏极连接到延迟电路的输出端，源极连接地端。当输入信号为高电平时，mos管导通，开关开启，立刻将延迟电路的输出端电平拉低到地；当输入信号为低电平时，mos管截止，开关关闭，由延迟电阻与电容组成的延迟电路工作，输出信号被延迟。采用此mos管，稳定脉冲输出，使得整体电路实现了脉冲宽度调整。

3、采用包络检波的方法进行解调，先对信号进行平方操作得到平方电流，再以rc作负载将电流转化为电压，同时rc电路可作低通滤波电路，滤除电路的高频成分，得到包络信号。

4、本发明具有动态范围宽和灵敏度高的特点。

附图说明

图1为一种应用于超宽带射频接收机的开关键控解调器的整体结构框图。

图2为图1中包络检波器的电路原理图。

图3为图1中电压放大器的电路原理图。

图4为图1中电压比较器的电路原理图。

图5为图1中脉冲宽度调整电路的电路原理图。

图6为一种应用于超宽带射频接收机的开关键控解调器的仿真图，其中(a)为输入信号为3mv时的整体电路仿真结果，(b)为对图(a)局部放大后的仿真结果。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实例，对本发明进一步详细说明。

参见图1，一种应用于超宽带射频接收机的开关键控解调器，主要由包络检波器、电压放大器、电压比较器和脉冲宽度调整电路组成。包络检波器的输入端形成开关键控解调器的输入端，包络检波器的输出端连接电压放大器的输入端，电压放大器的输出端连接电压比较器的输入端，电压比较器的输出端连接脉冲宽度调整电路的输入端，脉冲宽度调整电路的输出端形成开关键控解调器的输出端。

所述包络检波器用于对输入信号进行包络检测，其由平方电路与滤波电路组成，平方电路接收输入信号，然后平方电路对输入信号进行平方操作得到输出电流，平方电路输出的电流经rc负载转换成电压并滤除高频成分，作为包络检波器的最终输出。在本发明优选实例中，包络检波器如图2所示，由mos管m1-m10、电阻r1-r6以及电容c1-c4组成。其中，mos管m1-m6为nmos管，mos管m7-m10为pmos管。nmos管m1、nmos管m2的源极均与地端gnd连接，pmos管m7的源极、pmos管m8的源极、pmos管m9的源极、pmos管m10的源极均与电源vdd连接。nmos管m1的栅极与电阻r3连接后与偏置vbias相连。nmos管m1的漏极分别与nmos管m3的源极、nmos管m4的源极相连。nmos管m2的栅极与电阻r4连接后与偏置vbias相连。nmos管m2的漏极分别与nmos管m5的源极、nmos管m6的源极连接。nmos管m3的栅极既通过电容c1与输入inp连接，又通过偏置电阻r1与输入偏置in_vbias连接。nmos管m3的漏极与pmos管m7的漏极连接。nmos管m4的栅极与电容c2连接后与输入inn相连。nmos管m4的栅极与电阻r2连接后亦与输入偏置in_vbias相连。nmos管m4的漏极与pmos管m9的漏极连接。nmos管m5的栅极与nmos管m3的栅极连接，nmos管m5的漏极与nmos管m4的漏极相连。nmos管m6的栅极与nmos管m4的栅极相连，nmos管m6的漏极与nmos管m3的漏极相连。pmos管m7的栅极与漏极共接后与pmos管m8的栅极相连。pmos管m8的漏极既作为包络检波器的一个输出与端口dmp相连，又分别通过一个电阻r5、一个电容c3连接地端gnd。pmos管m9的栅极与漏极共接后与pmos管m10的栅极相连。pmos管m10的漏极既作为包络检波器的另一个输出与端口dmn相连，又分别通过一个电阻r6、一个电容c4连接地端gnd。

所述电压放大器用于对输入信号进行放大，其由两级差分放大电路组成。在本发明优选实例中，电压放大器如图3所示，由nmos管m11-m16、电阻r7-r16以及电容c5-c8组成。nmos管m11的源极与nmos管m14的源极均与地端gnd连接。nmos管m11的栅极通过电阻r11与偏置vbias连接。nmos管m11的漏极分别与nmos管m12的源极、nmos管m13的源极连接。nmos管m12的栅极既通过电容c5与电压放大器的输入端dmp连接，又通过偏置电阻r7与输入偏置in_vbias连接。nmos管m12的漏极既通过电阻r9与电源vdd连接，又通过电容c7与nmos管m15的栅极连接。nmos管m13的栅极既通过电容c6与电压放大电器的输入端dmn连接，又通过偏置电阻r8与输入偏置in_vbias连接。nmos管m13的漏极既通过电阻r10与电源vdd连接，又通过电容c8与nmos管m16的栅极连接。nmos管m14的栅极通过电阻r16与偏置vbias连接。nmos管m14的漏极分别与nmos管m15的源极、nmos管m16的源极连接。nmos管m15的栅极通过偏置电阻r12与输入偏置in_vbias连接。nmos管m15的漏极既通过电阻r14与电源vdd连接，又作为输出与电压放大器的输出端amp连接。nmos管m16的栅极通过偏置电阻r13与输入偏置in_vbias连接。nmos管m16的漏极既通过电阻r15与电源vdd连接，又作为输出与电压放大器的输出端amn连接。

所述电压比较器用于对两个输入信号进行电压比较，其由预放大模块、判决电路模块以及输出缓冲器模块组成。在本发明优选实例中，电压比较器如图4所示，由mos管m17-m33和电阻r17组成。其中，mos管m17、m18、m19、m24、m25、m26、m27、m28、m29、m30和m31为nmos管，mos管m20、m21、m22、m23、m32和m33为pmos管。nmos管m17、m24和m29的源极均与地端gnd连接，pmos管m20、m21、m22、m23、m32和m33的源极均与电源vdd连接。预放大模块由mos管m17-m23组成，是一个采用有源负载的差分放大电路，对输入信号进行预放大。nmos管m17作为尾流管，其栅极通过偏置电阻r17与偏置vbias连接，其漏极分别与nmos管m18的源极、nmos管m19的源极连接。nmos管m18的栅极与电压比较器的输入amp连接，nmos管m18的漏极与pmos管m20的漏极连接。nmos管m19的栅极与电压比较器的另一输入amn连接，nmos管m19的漏极与pmos管m22的漏极连接。pmos管m20的栅极与漏极共接后与pmos管m21的栅极连接。pmos管m21的漏极与nmos管m25的漏极连接。pmos管m22的栅极与漏极共接后与pmos管m23的栅极连接。pmos管m23的漏极与nmos管m28的漏极连接。判决电路模块由mos管m24-m28组成，该电路利用nmos管m26、m27互连的交叉栅极的正反馈来提高判决电路的增益。nmos管m24的栅极与漏极共接后分别与nmos管m25的源极、nmos管m26的源极、nmos管m27的源极、nmos管m28的源极相连。nmos管m25的栅极与漏极共接后与nmos管m31的栅极相连。nmos管m26的栅极与nmos管m27的漏极相连。nmos管m26的漏极既与nmos管m25漏极连接，又与nmos管m27的栅极连接。nmos管m27的漏极既与nmos管m28的漏极连接，又与nmos管m30的栅极相连。nmos管m28的栅极与漏极共接后与nmos管m30的栅极相连。输出缓冲器模块由mos管m29-m33组成，主要用于将判决电路的输出信号转换为逻辑信号。nmos管m29的栅极与pmos管m32的漏极相连，nmos管m29的漏极分别与nmos管m30的源极、nmos管m31的源极连接。nmos管m30的漏极与pmos管m32的漏极相连。nmos管m31的漏极与pmos管m33的漏极相连。pmos管m32的栅极与漏极共接后与pmos管m33的栅极相连。pmos管m33的漏极与电压比较器的输出cmp连接。

所述脉冲宽度调整电路用于对输入信号进行脉冲宽度调整实现脉冲宽度的统一化。在本发明优选实例中，脉冲宽度调整电路如图5所示，由mos管m34-m48、电阻r18以及电容c9组成。其中，mos管m34、m36、m38、m40、m41、m43、m44、m47为nmos管，mos管m35、m37、m39、m42、m45、m46、m48为pmos管。nmos管m34、m36、m38、m40、m41、m43以及m47的源极均与数字地dgnd连接。pmos管m35、m37、m39、m42、m45、m46以及m48的源极均与数字电源dvdd连接。nmos管m34的栅极与pmos管m35的栅极连接后与输入端cmp连接。nmos管m34的漏极与pmos管m35的漏极连接后与nmos管m36的栅极连接。nmos管m36的栅极与pmos管m37的栅极连接，nmos管m36的漏极与pmos管m37的漏极连接后与nmos管m40的栅极连接。nmos管m38的栅极与pmos管m39的栅极连接，并与nmos管m36的漏极相连。nmos管m38的漏极与pmos管m39的漏极连接。mos管m34-m39构成三个缓冲器，用以对输入信号进行放大和整形。电阻r18一端与nmos管m38的漏极相连。电阻r18的另一端既通过电容c9连接到数字地dgnd，又与nmos管m40的漏极连接。nmos管m41的栅极与pmos管m42的栅极连接，并与nmos管m40的漏极相连。nmos管m41的漏极与pmos管m42的漏极连接后，既与nmos管m43的栅极相连，又与pmos管m46的栅极相连。电阻r18、电容c9及mos管m40-m42构成延迟电路。可通过调节电容c9的数值来控制脉冲宽度。当输入信号为高电平时，通过控制nmos管m40，立刻将电阻r18右端电平拉低到地；而当输入信号为低电平时，nmos管m40截止，电压信号直接经过电阻r18给电容c9充电。nmos管m43的漏极与nmos管m44的源极相连。nmos管m44的栅极与pmos管m45的栅极连接，并与pmos管m39的漏极连接。nmos管m44的漏极与pmos管m45的漏极连接，并与pmos管m46的漏极连接。nmos管m47的栅极与pmos管m48的栅极连接，并与pmos管m46的漏极连接。nmos管m47的漏极与pmos管m48的漏极连接，并与脉冲调整电路的输出端out连接。延迟电路与mos管m43-m48一起共同实现脉冲宽度调整的功能。

采用tsmc0.18umcmos工艺对本发明进行设计仿真，采用模拟电源与数字电源双电源，电源电压皆为1.8v，载波频率为4ghz。如图6为本发明的仿真图，“ppmin”表示采用矩形脉冲作为ppm的基带信号，由图可知，此基带信号振幅为800mv、脉冲宽度为4ns以及周期为20ns。“ppmout”表示从峰值为3mv的th-uwb中解调出来的信号。仿真结果表明，本发明设计的解调器能实现正确解调输入信号，解调后的信号振幅为1.8v，且实现了脉冲宽度统一化。

需要说明的是，尽管以上本发明所述的实施例是说明性的，但这并非是对本发明的限制，因此本发明并不局限于上述具体实施方式中。在不脱离本发明原理的情况下，凡是本领域技术人员在本发明的启示下获得的其它实施方式，均视为在本发明的保护之内。