斩波器稳定型可编程增益放大器的制作方法

本申请案主张2018年10月31日提出申请的美国临时申请案第62/753,197号的优先权，所述美国临时申请案据此以引用的方式并入。

本申请案的实施例涉及放大器，且更特定来说涉及一种斩波器稳定型可编程增益放大器。

背景技术：

在一些信号处理应用中，第一电压域中的模拟信号将被第二电压域中的模/数转换器(adc)数字化。举例来说，模拟信号可包括高达+/-18v的任何电压，但adc从5v电力供应操作。可编程增益放大器(pga)经包含以在其中模拟信号处于adc的5v范围之外的情形中使模拟信号衰减。所述放大器还能够在其中模拟信号较小的情形中放大模拟信号。

技术实现要素：

在一个实例中，一种电路包含：放大器，其具有输入及输出。所述电路还包含：电流到电压放大器，其具有输入。所述电路进一步包含：电流镜，其耦合于所述放大器的所述输出与所述电流到电压放大器的所述输入之间。所述电流镜经配置以对流动穿过第一电流镜的电流进行斩波。所述电流镜具有1:m电流镜像比，其中m大于或等于1。

附图说明

为详细描述各种实例，现在将参考附图，其中：

图1展示耦合到模/数转换器(adc)的可编程增益放大器的实例。

图2图解说明在可编程增益放大器内的电流镜中实施的斩波。

图3展示使用移位逻辑电路来控制多个晶体管的电力状态以实施斩波的实例性实施方案。

图4展示图3的移位逻辑电路的实例性实施方案。

具体实施方式

图1展示包括pga100的系统的实例，所述pga具有输入级151及输出级161。pga100耦合到adc180。在此实例中，pga100经配置以接收差分输入信号inp及inn。所述输入信号具有可处于一定电压范围内的共模电压。pga100内的虚线150指示pga内的两个不同电压域之间的分界。虚线150的左侧为较高电压(hv)域，且虚线150的右侧为较低电压(lv)域。供应轨+hv及-hv表示hv域内的供应电压，且avdd表示用于lv域的供应电压。在一个实例中，+hv及-hv分别为+18v及-18v，且avdd为5v。在其它实例中，不同电压也为可能的。输入信号inp及inn介于+hv与-hv之间。在其中+hv及-hv为+18v及-18v的实例中，inp及inn介于+18v与-18v之间。inp及inn的共模可为0v或除0v以外的电压。在一个实例中，inp与inn之间的差分电压为2v且共模电压为0v，此意指inp为+1v且inn为-1v。在另一实例中，inp与inn之间的差分电压也为2v，但共模为14v，此意指inp为+15v且inn为+13v。

然而，此实例中的adc180从比hv域的+hv及-hv供应电压低的供应电压avdd(例如，5v)操作。此外，inp、inn的共模可比adc180的最高容许电压(例如，5v)高(例如，14v)。如此，pga100将输入inp/inn的共模调整到预定共模电压¹/2avdd，且提供可调整增益(衰减及增益两者)以确保提供到adc180的信号处于针对adc的适当输入范围内。

pga100的输入级151包含输入放大器110及120、多分接头电阻器r1以及电流镜131、132、141及142。输出级161包含放大器152及162、电阻器r2及r3以及输出电容器c1。电容器c1的相对侧上的节点(capp及capn)上的电压包括将被提供到adc180的输入以进行数字化的信号。inp被提供到输入放大器110的正(+)输入，且inn被提供到输入放大器120的正输入。输入级151内的增益为可编程的。电阻器r1包括多个电阻器，所述多个电阻器与介于每一串联连接的电阻器对之间的分接点串联连接。可通过选择用于连接到放大器110及120的负(-)输入的所要分接点而对输入级151的增益进行编程。

电流镜131包括晶体管m1及m2。电流镜132包括晶体管m3及m4。电流镜141包括晶体管m5及m6。电流镜142包括晶体管m7及m8。在此实例中，晶体管m1、m2、m5及m6为p型金属氧化物半导体场效应晶体管(pmos晶体管)，且晶体管m3、m4、m7及m8为n型金属氧化物半导体场效应晶体管(nmos晶体管)。晶体管具有控制输入及一对电流端子。作为mos晶体管，控制输入为栅极，且电流端子为漏极及源极。在一些实施方案中，将晶体管m1到m8中的一或多者实施为双极结晶体管(bjt)。作为bjt晶体管，控制输入为基极，且电流端子为集极及射极。

放大器110的差分输出耦合到晶体管m1及m2的栅极以及耦合到晶体管m3及m4的栅极，如所展示。晶体管m1及m2的源极连接在一起且连接到hv域的+hv供应轨。晶体管m3及m4的源极连接在一起且连接到hv域的-hv供应轨。m1及m3的漏极在节点n3处连接在一起且连接到电阻器r1的一个端部端子，并且m2及m4的漏极在节点n1处连接在一起。节点n1连接到放大器152的正输入。晶体管m5及m6的源极连接在一起且连接到+hv供应轨。晶体管m7及m8的源极连接在一起且连接到-hv供应轨。m5及m7的漏极在节点n4处连接在一起且连接到电阻器r1的另一端部端子(如所展示)，且m6及m8的漏极在节点n2处连接在一起。节点n2连接到放大器162的正输入。

电流镜131、132、141及142的电流镜像比为1:3，但在其它实例中可为不同比率(例如，1:2、1:4等)。电流镜131、132、141及142将来自输入放大器110及120的输出电压转换成电流。在电流镜像比为3的情况下，电流镜对电流实施增益因数3，且因此来自电流镜(穿过晶体管m2、m4、m6及m8)的输出电流为去往电流镜(穿过晶体管m1、m3、m5及m7)的输入电流的三倍。

在输出级161中，电阻器165连接于节点n1与放大器152的输出之间，且电阻器167连接于节点n2与放大器162的输出之间。在电流镜的电流镜像比为1:3的情况下，电阻器165及167的电阻为1/3r1。也就是说，电阻器165具有被配置成在节点n3与放大器110的负输入之间所选择的电阻的1/3的电阻。类似地，电阻器167具有被配置成在节点n4与放大器120的负输入之间所选择的电阻的1/3的电阻。放大器152的输出连接到电阻器r2，且放大器162的输出连接到电阻器r3。放大器152及162将来自电流镜的电流转换回成电压，且将指示跨越电容器c1的所述电压的信号提供到adc180。将放大器152及162的负输入以¹/2avdd进行偏置。针对5v的实例性avdd，用于放大器152及162的负输入的偏置电压为2.5v。将放大器152及162的负输入以¹/2avdd进行偏置迫使节点n1与n2之间的共模为¹/2avdd。

与使用(举例来说)具有1:1电流镜像比的电流镜相比，通过对输入放大器110及120的输出提供电流镜131、132、141及142中的增益，来自pga100的输出信号的总体噪声减少。电流镜中的增益(例如，1:3)尤其针对衰减模式减少噪声。由于总体噪声性能为参考输入的，因此在较早级处(即，较接近于放大器的输入)实施增益级会帮助减少噪声。针对衰减模式，放大器110及120总是设定在增益1，因此通过施加电流镜中的增益，减少总体噪声。

还在电流镜内采用斩波以消除任何电流元件不匹配(例如，晶体管特性中的不匹配)的影响。图2图解说明电流镜131及132内的斩波。可针对电流镜141及142内的斩波实施相同实施方案。图解说明针对电流镜所实施的斩波技术的四个周期a、b、c及d。在此实例中，斩波型式每四个周期进行重复。每一周期a到d内的电流镜131包含晶体管m1及m2，以及晶体管m9及m10及误差放大器210。在此实例中，晶体管m9及m10为pmos晶体管。晶体管m9的源极在节点n5处连接到晶体管m1的漏极，且晶体管m10的源极在节点n6处连接到晶体管m2的漏极。去往误差放大器210的输入连接到节点n5及n6。如此，误差放大器210放大节点n5与n6之间的电压差。将晶体管m9的栅极以标记为vbp的电压进行偏置，且误差放大器210的输出连接到晶体管m10的栅极。来自误差放大器210的输出信号控制晶体管m2的栅极到源极电压(vgs)。将穿过晶体管m2的漏极电流控制成穿过晶体管m1的漏极电流的三倍，其中误差放大器控制晶体管m10以维持穿过晶体管m2的3x电流。

类似地配置电流镜132。每一周期a到d内的电流镜131包含晶体管m3及m4，以及晶体管m11及m12及误差放大器220。在此实例中，晶体管m11及m12为nmos晶体管。晶体管m11的源极在节点n7处连接到晶体管m3的漏极，且晶体管m12的源极在节点n8处连接到晶体管m4的漏极。去往误差放大器220的输入连接到节点n7及n8。如此，误差放大器220放大节点n7与n8之间的电压差。将晶体管m11的栅极以标记为vbn的电压进行偏置，且误差放大器220的输出连接到晶体管m12的栅极。来自误差放大器220的输出信号控制晶体管m4的栅极到源极电压。将穿过晶体管m4的漏极电流控制成穿过晶体管m3的漏极电流的三倍，其中误差放大器220控制晶体管m12的vgs以维持穿过晶体管m4的3x电流。

仍参考图2，邻近晶体管m1、m2、m3及m4的括号中的数字图解说明斩波技术。根据编号为1、2、3及4的四个晶体管的选择及配置来实施晶体管对m1与m2。类似地，根据出于图解说明目的也编号为1、2、3及4的另四个晶体管的选择及配置来实施晶体管对m3与m4。与晶体管m1及m2相关联的晶体管1到4全部为相同大小，与晶体管m3及m4相关联的晶体管1到4也如此。

在周期a中，晶体管m1(x1大小晶体管)利用晶体管1来实施，而晶体管m2(x3晶体管)利用晶体管2到4来实施。在周期b中，x1晶体管m1利用晶体管2来实施，而x3晶体管m2利用晶体管1、3及4来实施。在周期c中，x1晶体管m1利用晶体管3来实施，而x3晶体管m2利用晶体管1、2及4来实施。在周期d中，x1晶体管m1利用晶体管4来实施，而x3晶体管m2利用晶体管1、2及3来实施。因此，将晶体管1到4中的每一者旋转、用于在四个周期a到d的过程内实施电流镜131内的较小x1晶体管，且接着所述型式进行重复。也针对电流镜132实施相同晶体管旋转型式。

在图2的实例中，在电流镜内将一个晶体管用于x1晶体管且将三个晶体管用于x3晶体管。在其它实施方案中，可使用两个晶体管来实施x1晶体管且使用六个晶体管来实施x3晶体管，从而仍维持电流镜的1:3比率。一般来说，将h晶体管用于x1晶体管(其中h为大于或等于1的整数)且将3h晶体管用于x3晶体管。

图3展示包括晶体管m1及m2的电流镜132采用斩波技术的实例性实施方案。图3的实例包含移位逻辑电路310及晶体管m13到m20。晶体管m13到m20中的所有晶体管的源极连接在一起。晶体管m13、m14、m15及m16的漏极在节点n3处连接在一起。晶体管m17、m18、m19及m20的漏极在节点n1处连接在一起。用由移位逻辑310产生的单独信号驱动每一晶体管m13到m20的栅极。移位逻辑电路310产生信号s<3:0>以驱动晶体管m13到m16的栅极(如所展示)，且产生信号n<3:0>以驱动晶体管m17到m20的栅极。如此，移位逻辑电路310可单独控制晶体管m13到m20的电力状态。

在四个周期中的每一者中使用单个晶体管来实施晶体管m1，而在每一周期中使用三个晶体管来实施晶体管m2。移位逻辑电路310控制在每一周期中接通来自m13到m16当中的哪一个晶体管来实施晶体管m1，以及接通来自m17到m20当中的哪三个晶体管来实施晶体管m2。在一个实例中，控制信号s<3:0>包括四个位，其中每一周期中的四个位中的一者为逻辑1且另三个位为逻辑0。为逻辑1的一个位致使对应晶体管m13到m16接通，且为逻辑0的另三个位致使那些对应晶体管关断。每当去往移位逻辑电路310的时钟输入为作用(正转变边缘、负转变边缘)时，s<3:0>内的为逻辑1的位旋转。

控制信号n<3:0>也包括四个位，并且在每一周期中，四个位中的三个位为逻辑1且一个位为逻辑0。m17到m20中的其栅极从移位控制件310接收逻辑1的三个晶体管接通，而其余晶体管关断。移位逻辑电路310使四个晶体管m17到m20中的接通的晶体管旋转。在一个实例中，n<3:0>为s<3:0>的逻辑反转。

在一个实例中，下文在表i中提供在移位控制电路310的四个周期中的s<3:0>及n<3:0>的旋转型式，连同在对应周期中的每一者中接通的那些晶体管及关断的那些晶体管的识别。

表i.

以与图3中针对晶体管m3及m4所展示相同的方式来实施晶体管对m1/m2、m5/m6及m7/m8的配置(虽然晶体管对m1/m2及m5/m6包括pmos晶体管)。

图4展示移位逻辑电路310的实例性实施方案。在此实例中，移位逻辑电路310包括四个d触发器410、420、430及440。每一d触发器410到440包括数据(d)输入、时钟输入、预设输入(prez)及清除输入(clrz)。prez及clrz输入为低态有效的。prez输入上的逻辑低信号致使触发器的q输出被断言为逻辑1(且因此q条(bar)输出qb将为逻辑0)。clrz输入上的逻辑低信号致使触发器的q输出为逻辑0(且因此qb输出将为逻辑1)。

复位信号(rst)为用以初始化移位逻辑电路310的低态有效信号。将rst提供到d触发器410的prez输入及d触发器420到440中的每一者的clrz输入。因此，当rst为低时，d触发器410的q输出被断言为高且d触发器420、430及440的qb输出被迫为低。s<3>、s<2>、s<1>及s<0>控制信号分别为d触发器410、420、430及440的q输出。n<3>、n<2>、n<1>及sn<0>控制信号分别为d触发器410、420、430及440的qb输出。因此，当rst被断言为低时，s<3:0>变为<1000>，且n<3:0>变为<0111>。

d触发器410的q输出耦合到d触发器420的d输入。d触发器420的q输出耦合到d触发器430的d输入，且d触发器430的q输出耦合到d触发器440的d输入。d触发器440的q输出被提供到d触发器410的d输入。

在rst断言为低以初始化s<3:0>及n<3:0>控制信号之后，rst被迫为高以释放d触发器410到440的复位状态。此时，d触发器的状态由时钟控制。在进行时钟的每一断言的情况下，每一d触发器的q输出被断言为其d输入的逻辑电平，所述逻辑电平为先前d触发器的q输出的逻辑电平。如此，图4的实例中的d触发器实施上文在表i中所描述的移位功能性。

在此描述中，术语“耦合(couple或couples)”意指间接或直接有线或无线连接。因此，如果第一装置耦合到第二装置，那么所述连接可通过直接连接或通过经由其它装置及连接的间接连接。修改在所描述实施例中为可能的，且其它实施例在权利要求书的范围内为可能的。