具有内部斜坡线性测量能力的雷达系统的制作方法

本公开的实施例一般地涉及雷达系统。

背景技术：

雷达应用使用锁相环(pll)来生成指定频率范围内的高频斜坡。为了保证pll斜坡参数，必须控制斜坡线性参数，并且必须在检测到非线性的情况下补偿误差。在设计和验证阶段期间，通常在实验室中测量斜坡线性，并且在整个产品生命周期内都可以为特定设计提供保证。

因此，需要一种用于在使用pll的雷达系统中测量斜坡线性和/或校正斜坡非线性的内部机构。

技术实现要素：

根据一种操作锁相环(pll)的方法的实施例，该锁相环pll包括振荡器，其被配置为具有输出频率；以及多模分频器(mmd)，其被配置为实现振荡器输出频率的连续频率调制斜坡，每个频率调制斜坡始于第一频率并且止于第二频率，该方法包括：将mmd的输出缩混到高于零赫兹的频率；测量mmd的经缩混的输出以生成每个频率调制斜坡的多个mmd输出测量；以及基于每个频率调制斜坡的多个mmd输出测量来计算mmd的频率。

测量mmd的经缩混的输出的频率可以从被用于控制pll的相位频率检测器的参考时钟信号导出。

单独地或组合地，该方法还包括：偏移参考时钟信号的频率以生成测量mmd的经缩混的输出的频率。

单独地或组合地，偏移参考时钟信号的频率以生成测量mmd的经缩混的输出的频率包括：将参考时钟信号除以已知固定或可变系数以生成经分频的参考时钟信号；以及将参考时钟信号与经分频的参考时钟信号混频。

单独地或组合地，对mmd的输出进行缩混可以包括：使用第一单边带混频器将参考时钟信号的sin分量和cos分量与mmd输出的sin分量和cos分量缩混。

单独地或组合地，该方法还可以包括：在缩混之前，使用第二单边带混频器来偏移参考时钟信号的sin分量和cos分量的频率。

单独地或组合地，该方法还可以包括：使用第三单边带混频器，将参考时钟信号的sin分量和cos分量与mmd输出的sin分量和cos分量缩混，而无需附加偏移参考时钟信号的sin分量和cos分量的频率，其中mmd的频率基于在第二边带混频器和第三边带混频器中的至少一个边带混频器的输出处获得的测量值而被计算。

单独地或组合地，该方法还可以包括：如果第二边带混频器的输出的频率为零或接近零，则忽略在第二边带混频器的输出处获得的测量值；以及如果第三边带混频器的输出的频率为零或接近零，则忽略在第三边带混频器的输出处获得的测量值。

单独地或组合地，该方法还可以包括：基于每个频率调制斜坡的多个mmd输出测量来确定pll是处于锁定条件还是解锁条件。

单独地或组合地，如果针对频率调制斜坡生成的mmd输出测量中的一个或多个mmd输出测量具有预先确定的频率范围内的频率，则pll可以被确定为在频率调制斜坡期间处于锁定条件。

单独地或组合地，该方法还可以包括：基于mmd输出测量来确定pll在频率调制斜坡的哪一点进入锁定条件。

单独地或组合地，该方法还可以包括：基于mmd输出测量来校正斜坡非线性。

单独地或组合地，该方法还可以包括：基于mmd输出测量来校正接收到的信号。

单独地或组合地，在模拟域中的下变频之后，在数字域中采样之后，或者直接在变换到频域之后，基于mmd输出测量，接收到的信号可以被校正。

根据锁相环(pll)的实施例，该pll包括振荡器，其被配置为具有输出频率；多模分频器(mmd)，其被配置为实现振荡器输出频率的连续频率调制斜坡，每个频率调制斜坡始于第一频率并且止于第二频率；第一缩混器，其被配置为将mmd的输出缩混到高于零赫兹的频率；测量单元，其被配置为测量mmd的经缩混的输出，以生成每个频率调制斜坡的多个mmd输出测量；以及计算单元，其被配置为基于每个频率调制斜坡的多个mmd输出测量来计算mmd的频率。

测量mmd的经缩混的输出的频率可以从被用于控制pll的相位频率检测器的参考时钟信号导出。

单独地或组合地，pll还可以包括移频器，其被配置为偏移参考时钟信号的频率以生成测量mmd的经缩混的输出的频率。

单独地或组合地，移频器可以包括分频器，其被配置为将参考时钟信号除以已知固定或可变系数以生成经分频的参考时钟信号；以及混频器，其被配置为将参考时钟信号与经分频的参考时钟信号缩混。

单独地或组合地，移频器可以包括第一单边带混频器，其被配置为将参考时钟信号的sin分量和cos分量与mmd输出的sin分量和cos分量缩混。

单独地或组合地，移频器还可以包括第二单边带混频器，其被配置为在将参考时钟信号的sin分量和cos分量与mmd输出的sin分量和cos分量缩混之前，偏移参考时钟信号的sin分量和cos分量的频率。

单独地或组合地，移频器还可以包括第三单边带混频器，其被配置为将参考时钟信号的sin分量和cos分量与mmd输出的sin分量和cos分量进行缩混，而无需附加偏移参考时钟信号的sin分量和cos分量的频率；并且计算单元可以被配置为基于在第二边带混频器和第三边带混频器中的至少一个边带混频器的输出处获得的测量值来计算mmd的频率。

单独地或组合地，计算单元还可以被配置为：如果第二边带混频器的输出的频率为零或接近零，则忽略在第二边带混频器的输出处获得的测量值；以及如果第三边带混频器的输出的频率为零或接近零，则忽略在第三边带混频器的输出处获得的测量值。

单独地或组合地，pll还可以包括数字锁定检测单元，其被配置为基于每个频率调制斜坡的多个mmd输出测量来确定pll处于锁定条件还是解锁条件。

单独地或组合地，数字锁定检测单元可以被配置为：如果针对频率调制斜坡生成的mmd输出测量中的一个或多个mmd输出测量具有与预先确定的千赫兹频率范围内的频率变化相对应的幅度，则确定pll在频率调制斜坡期间处于锁定条件。

单独地或组合地，数字锁定检测单元还可以被配置为基于mmd输出测量来确定pll在频率调制斜坡的哪一点进入锁定条件。

单独地或组合地，数字锁定检测单元还可以被配置为基于mmd输出测量来校正斜坡非线性。

单独地或组合地，pll还可以包括校正单元，其被配置为基于mmd输出测量来校正接收到的信号。

单独地或组合地，校正单元可以被配置为：直接在模拟域中的下变频之后，基于mmd输出测量，校正接收到的信号，或者校正单元可以是数字信号处理器，其被配置为：在数字域中采样之后或变换到频域之后，基于mmd输出测量来校正接收到的信号。

根据雷达系统的实施例，该雷达系统包括信号发生器，其被配置为生成调频连续波信号；功率放大器，其被配置为放大调频连续波信号以进行传输；天线，其用于辐射发射器信号；天线，其接收返回信号；接收器，其被配置为接收返回信号；以及数字信号处理器，其被配置为处理接收到的信号并且控制信号发生器。信号发生器包括锁相环(pll)，其包括振荡器，其被配置为设置调频连续波信号的频率；多模分频器(mmd)，其被配置为实现振荡器频率的连续频率调制斜坡，每个频率调制斜坡始于第一频率并且止于第二频率；第一缩混器，其被配置为将mmd的输出缩混到高于零赫兹的频率；测量单元，其被配置为测量mmd的经缩混的输出，以生成每个频率调制斜坡的多个mmd输出测量；以及计算单元，其被配置为基于每个频率调制斜坡的多个mmd输出测量来计算mmd的频率。

本领域技术人员在阅读以下详细描述并且在查看附图之后，会认识到其他特征和优点。

附图说明

附图的元件不必相对于彼此按比例绘制。相同的附图标记表示对应的相似部分。各种所图示的实施例的特征可以被组合，除非它们相互排斥。在附图中描绘了实施例，并且在随后的描述中详述了实施例。

图1图示了调频连续波(fmcw)雷达系统的实施例的框图。

图2图示了由雷达系统生成的线性fmcw信号的示例。

图3至图6图示了在由雷达系统执行的频率调制斜坡期间pll输出和多模分频器(mmd)输出的相应波形图。

图7图示了雷达系统的信号发生器pll的实施例的框图。

图8图示了其中雷达系统通过修改被用于对mmd输出进行缩混的参考频率来避免pll锁定条件下的零缩混频率的实施例。

图9图示了移频器的实施例的框图，该移频器用于偏移参考时钟信号的频率以生成mmd的降混输出由雷达系统测量的频率。

图10图示了雷达系统的移频器的实施例的框图。

图11图示了雷达系统的频率计数器的实施例的框图。

图12图示了接近锁定条件或被锁定条件的雷达系统的pll的模拟扫描。

图13图示了与图8中的频率条件相同的频率条件下但是mmd频率修改的情况下的雷达系统。

图14图示了其中避免了图13所示的低频测量场景的实施例。

图15图示了雷达系统的移频器的另一实施例的框图。

图16图示了频率调制斜坡上的雷达系统传输频率、雷达系统接收频率、以及所得中频的波形图。

图17图示了在一阶fft之后但在非线性校正之前的中频构建图。

图18图示了在一阶fft之后以及非线性校正之后的中频构建图。

具体实施方式

本文中所描述的实施例提供了一种雷达系统，其具有用于测量振荡器斜坡线性和/或校正振荡器斜坡非线性的内部机构。pll包括诸如rfvco之类的振荡器，其具有输出频率；以及多模分频器(mmd)，其用于实现振荡器输出频率的连续频率调制斜坡。在pll锁定条件下，mmd的输出频率是恒定的，并且与提供给pll的相频检测器(pfd)的参考频率相等或几乎相等(即，在某个锁定容限之内)。

斜坡线性通过以下方式被测量：将mmd的输出缩混到高于零赫兹的频率，测量mmd的经缩混的输出以生成每个频率调制斜坡的mmd输出测量，以及基于每个频率调制斜坡的mmd输出测量来计算mmd的频率。斜坡非线性可以基于mmd输出测量而被校正。单独地或组合地，由雷达系统接收的信号可以基于mmd输出测量而被校正。

图1图示了调频连续波(fmcw)雷达系统的实施例。雷达系统可以被用于短距离应用(例如，<80m)、中距离应用(例如，<150m)、或远距离应用(例如，<300m)。该雷达系统包括rf单片微波集成电路(mmic)100，其包括用于生成线性fmcw信号的信号发生器102、用于放大线性fmcw信号以通过传输天线106传输的功率放大器104、用于通过接收天线110接收返回信号的诸如低噪声放大器(lna)之类的接收器108。雷达系统还包括数字信号处理器(dsp)112，其用于处理接收到的信号并且控制rfmmic100的信号发生器102。

在一个实施例中，信号发生器102包括锁相环(pll)114。pll114包括诸如rfvco之类的振荡器；以及多模分频器(mmd)，其用于实现振荡器输出频率的连续频率调制斜坡，例如，100个或200个斜坡或更多个斜坡。mmd以不同的值被连续斜坡，因此振荡器输出被线性调制。也就是说，生成针对mmd的特定顺序导致pll频率中的小振荡。向mmd连续应用不同值可以实现频率调制斜坡。每个频率调制斜坡始于第一频率并且止于第二频率。

图2示出了基于由信号发生器102生成的连续频率调制斜坡而生成的线性fmcw信号(lfmcw)的示例，其中每个频率调制斜坡均始于频率f1并且止于频率f2。每个频率调制斜坡的持续时间(t_ramp)可以在μs(微秒)范围内，例如，10μs至20μs。连续频率调制斜坡之间的周期(td)比斜坡持续时间短，例如，2μs至3μs。因此，与在其期间ppl频率在下一频率调制斜坡开始之前显著改变的回扫窗口相比，形成频率调制斜坡是个相对较慢的过程(例如，10μs或20μs)。例如，开始频率f1和结束频率f2之间的差可以是1ghz或2ghz。因此，pll回扫通常是解锁过程，并且在开始下一频率调制斜坡之前，只有很短的时间可以用于重新锁定pll。当pll114被锁定时，振荡器被同步到周期输入信号。在解锁条件下，非线性效应主导pll114的行为。

为了确保在先前频率调制斜坡的结束频率f2和下一连续频率调制斜坡的开始频率f1之间进行回扫转换之后的有效pll锁定，信号发生器102将mmd输出缩混到高于零赫兹的频率，测量mmd的经缩混的输出以生成每个频率调制斜坡的mmd输出测量，以及基于每个频率调制斜坡的mmd输出测量来计算mmd的频率。计算出的频率可以被用于确保在新频率调制斜坡开始时及时重新锁定pll。mmd输出测量可以被用于附加目的，例如，以在pll被解锁的同时校正接收到的信号。

在一个实施例中，被包括在rfmmic100中的数字锁定检测(dld)单元116基于每个频率调制斜坡的mmd输出测量来确定pll114处于锁定条件还是解锁条件。例如，图3图示了频率调制斜坡期间的pll输出(pll_out)和mmd频率测量(mmd_out)。mmd频率测量跟随pll输出。pll输出可能具有小的振荡，尤其是在新频率调制斜坡开始时，该振荡被反映为mmd输出测量中的误差。因此，pll114可能看起来随着时间(平均)而被锁定，但是具有振荡。这些振荡在mmd输出测量中被捕获，从而允许dld单元116连续测量随时间的线性。dld单元116可以使用mmd输出测量来确定pll114是处于锁定条件还是解锁条件，以及pll114在频率调制斜坡期间何时进入锁定条件。然后，雷达系统可以决定如何处置接收到的数据，并且可以使用mmd输出测量来校正接收到的数据。

在一个实施例中，如果针对频率调制斜坡生成的mmd输出测量中的一个或多个mmd输出测量具有与由fr1和fr2定义的预先确定的千赫兹频率范围内的频率偏差相对应的幅度，则dld单元116确定pll114在频率调制斜坡期间处于锁定条件。在图3中，mmd输出的幅度在频率调制斜坡的时间实例ta和tb之间的、由fr1和fr2定义的预先确定的千赫兹频率范围内下降，表明pll114已经实现了锁定。在这点之前，由于在时间tb之前获得的每个mmd输出测量都落在由fr1和fr2定义的预先确定的千赫兹频率范围之外，所以mmd输出指示pll114处于解锁条件。

单独地或组合地，mmd输出测量可以由dsp112收集和使用，以校正斜坡非线性。例如，dsp1121可以包括校正单元118，其用于基于mmd输出测量来校正接收到的信号。校正单元118可以直接在模拟域中下变频之后，基于mmd输出测量，校正接收到的信号，和/或在数字域中采样之后和/或在变换到频域之后，基于mmd输出测量，校正接收到的信号。在一个实施例中，校正单元118或dsp112的其他部件使用来自dld单元116的单独测量数据来确定哪些数据有效。dld单元116提供如上所述的样本收集，并且每个样本可以具有时间戳。dsp112可以将样本的收集存储在存储器120中。校正单元118或dsp112的其他部件可以使用测量结果的测量表122来标识哪些样本可以被信任，例如，线性条件下的样本。基于mmd数据，校正单元118或dsp112的其他部件得知在每个时间单位(例如，1μs或2μs)之后，pll114是锁定条件还是解锁条件，因此得知对应的接收到的数据何时可以被信任。

图4图示了频率调制斜坡期间的pll输出(pll_out)和mmd频率测量(mmd_out)的另一示例。与图3中所示的示例不同，mmd输出测量误差在频率调制斜坡期间从未达到零，这意味着pll114在整个斜坡上都有一定的振荡。然而，在频率调制斜坡的时间ta'和tb'之间，mmd输出仍然有一些误差，但是落在由fr1和fr2定义的预先确定的千赫兹频率范围内。因此，即使mmd输出测量仍然具有一些(可接受的)误差，dld单元116也可以在时间实例tb'处确定pll114处于锁定条件。

图5和图6图示了频率调制斜坡期间的pll输出(pll_out)和mmd频率测量(mmd_out)的其他示例。在这些示例中，pll114在频率调制斜坡期间不会锁定。dld单元116基于由信号发生器102提供的mmd输出测量来确定pll114处于解锁条件。dsp116可以在该时间段期间忽略接收到的数据，或者采取一项或多项校正措施，诸如尝试校正模拟域或数字域中或变换到频域后接收到的数据。

图7图示了雷达系统的信号发生器pll114的实施例。根据该实施例，pll114包括诸如rf压控振荡器(vco)之类的振荡器200，其用于设置线性fmcw信号(lfmcw)的频率。pll114还包括rf分频器202，其用于对振荡器的频率进行降频；以及多模分频器(mmd)204，其用于实现经降频的振荡器频率的连续频率调制斜坡，每个频率调制斜坡均始于第一频率并且止于第二频率。在一个实施例中，振荡器频率在千兆赫兹范围内(例如，76ghz至81ghz)，而mmd输出频率在兆赫兹范围内(例如，200ghz至400mhz)。第一缩混器206将mmd204的输出缩混到高于零赫兹的频率(例如，1mhz至2mhz)。mmd204的输出被与参考时钟信号(ref_clk)进行缩混，以实现缩混。

dld单元116测量mmd204的经缩混的输出以生成每个频率调制斜坡的测量。dld单元116可以基于mmd输出测量来指示pll114的锁定条件/解锁条件，例如，如本文中先前所描述的。由于可以通过使用本文中所描述的缩混技术在每个频率调制斜坡上进行数百次甚至更多次mmd输出测量，所以dld单元116可以高精度地确定pll114的锁定条件/解锁条件。pll114还包括诸如低通滤波器(lpf)208和相频检测器(pfd)210之类的典型部件。pfd210生成电压信号，其代表参考时钟信号ref_clk和mmd输出之间的相位差。lpf208随时间而对pfd输出进行平均。

可以使用任何参考频率对mmd输出信号进行缩混。例如，专用于生成参考时钟信号ref_clk的信号发生器可以被包括在pll114或别处中。为了降低pll114的复杂性和成本，可以使用pll114内的任何现有的已知频率分量来对mmd输出信号进行缩混。在一个实施例中，pfd参考时钟信号ref_clk被用于缩混。在pll114被锁定之前，低频缩混的mmd信号(例如，1mhz至20mhz)可以被容易地测量。然而，在锁定条件下，mmd输出频率等于或接近等于参考时钟信号ref_clk，并且所得缩混频率变为零或接近零。

图8图示了其中通过修改被用于对mmd输出进行缩混的参考频率来避免锁定条件下的零缩混的频率的实施例。根据该实施例，在对mmd频率进行缩混之前，参考频率(ref_clk)被向上或向下偏移。频移可以通过将pfd参考时钟信号ref_clk除以已知固定或可变系数以产生经修改的参考时钟信号(mod_clk)来实现。为了使缩混的mmd频率尽可能低但在短时间窗口内可很好地测量，用于mmd缩混的经修改的参考时钟信号mod_clk优选地尽可能接近mmd频率。

图9图示了移频器的实施例，该移频器用于偏移参考时钟信号ref_clk的频率以生成对mmd204的输出进行缩混的频率。根据该实施例，移频器包括分频器300，其用于将参考时钟信号ref_clk除以已知固定或可变系数(例如，16、32、64等)，以生成经分频的参考时钟信号(例如，对于200mhz参考时钟信号除以64，则为3.125mhz)。混频器302将原始参考时钟信号与由分频器300输出的经降频的参考时钟信号混频，以生成用于mmd缩混的经修改的参考时钟信号mod_clk(例如，对于200mhz参考时钟信号除以64，则为196.875mhz)。在一个实施例中，参考时钟信号ref_clk的频率被偏移小于5％以生成对mmd204的输出进行缩混的频率。例如，参考时钟信号ref_clk的频率可以被偏移小于2.5％。在一个实施例中，当pll114处于锁定条件时，mmd204的经缩混的输出的频率小于5mhz。例如，当pll114处于锁定条件时，mmd204的经缩混的输出的频率可以小于2.5mhz。

用于缩混的参考信号可以以数字方式形成，并且可以使用数字元件来进行所有混频操作。为了避免对所需的混频分量的过滤，单边带(ssb)混频(变频)技术可以被使用。ssb混频器使用这两个输入信号的sin分量和cos分量。

图10图示了被实现为数字ssb混频器的移频器的实施例。接下来，基于示例性200mhz参考时钟ref_clk和约为200mhz的示例性mmd输出信号来描述ssb混频器的操作。其他频率组合也是可能的。为了从参考时钟ref_clk生成sin分量和cos分量，使用具有正和负时钟沿的触发器(tt)400、402，首先将参考时钟ref_clk除以2。在下一阶段，第一分频器404将一个分量除以8，并且然后，第二分频器406将其除以4，以生成除以8信号的sin分量和cos分量。在该示例中，除以8信号的sin分量和cos分量具有3.125mhz的频率。

第一ssb下变频器408使用除以8信号的sin分量和cos分量来对参考时钟ref_clk的除以2sin分量和cos分量进行下变频。在该示例中，下变频的信号具有96.875mhz的频率。然后，下变频的信号使用具有不同时钟沿的触发器(tt)410、412除以2。在该示例中，所得sin分量和cos分量具有48.4375mhz的频率。分频器414将mmd输出信号除以4，以生成mmd输出信号的sin分量和cos分量。在该示例中，mmd输出信号的sin分量和cos分量具有约为50mhz的频率。

第二ssb下变频器416将参考时钟ref_clk的下变频的sin分量和cos分量以及mmd输出信号的下变频的sin分量和cos分量缩混。在该示例中，当pll处于锁定条件时，第二ssb下变频器416具有约为1.5mhz的输出频率(f_mmd')。第二下变频器416的输出可以例如通过lpf418而被滤波。因此，图10中所示的实施例使用两个缩混器408来修改参考频率，并且使用第二ssb下变频器416来对mmd输出信号进行缩混。

图10还示出了被包括在dld单元116中或与dld单元116相关联的频率计数器420和计算单元422。在每个时间单位(例如，1μs、2μs等)之后，频率计数器420与计算单元结合422确定对于振荡器输出频率的每个频率调制斜坡，pll114是处于锁定条件还是处于解锁条件。在一个实施例中，频率计数器420和计算单元422确定由第二下变频器416输出的低频信号的多少个全周期在感兴趣测量窗口内部，以及参考信号的多少个时钟脉冲(例如，200mhz)在低频信号的全周期的测量数目内。计算单元422基于计数器结果来计算时钟脉冲的数目，并因此计算mmd204的频率。例如，如果时钟脉冲的比例在预先确定的范围内，则pll114可以被认为处于锁定条件。该范围可以在千赫兹范围内，例如，在50khz内。测量窗口的长度确定频率计数器420和计算单元422的大小/复杂度。对于更长的窗口，提供了pll锁定条件/解锁条件的更精确的确定，但是需要更多的电路。因此，可以在pll锁定精度/解锁精度与用于做出pll锁定确定/解锁确定的电路/功率之间做出权衡。

关于图10中所图示的频率示例，原始参考时钟频率为200mhz，而修改后的参考时钟频率为198mhz。使用两个时钟的测量可以被使用。一般而言，低频缩混的mmd信号使用较快的参考时钟来测量，每个频率调制斜坡产生许多(例如，数百个)mmd样本。

图11图示了被包括在dld单元116中或与dld单元116相关联的频率计数器420的实施例。具有相应输出c1、c2的两个计数器ct2a、ct2b被用于频率计算。第一计数器ct2a对参考信号(ref_clk)的数目进行计数。第二计数器ct2b对给定测量窗口(‘t测量门’)内部的缩混的mmd信号(fb')的全周期边缘的数目进行计数。附加地，在测量窗口内部通过的缩混的mmd信号fb'信号的每个边沿将两个计数器ct2a、ct2b的计数器值存储在相应的数字寄存器rega、regg内部，因此，在测量窗口的末尾，两个数字n和m被存储在相应的寄存器rega、regg中。这些数字(n和m)可以被用于计算缩混的mmd信号fb'的频率，如下所示：

fb'＝ref_clk*m/n(1)

在缩混之后的一个频率(fb')接近于零并且无法被测量的情况下，可以改为使用第二测量值fb'，如本文中稍后结合图13更详细地描述的。当两个频率被测量时，较低的值可以被用于最终计算，或者两个值的平均值可以被用于获得更好的准确性。

雷达系统的dld单元116进行连续测量(例如，1μs步长、2μs步长等)，检测剩余稳定过程，并且递送pll锁定状态/解锁状态以获得非常精细的准则。dld单元116可以在pll锁定条件和解锁条件下以高精度测量mmd频率，并且可以在不同的雷达应用中被用作快速而精确的dld。

图12示出了处于锁定条件或接近锁定条件的pll114的模拟扫描，其mmd频率范围为199.9mhz至200.1mhz，步长为1khz。针对1μs、2μs、4μs和8μs的不同测量时间窗口进行了模拟扫描。垂直轴代表频率测量误差(以mhz为单位)，该误差被重新计算为80ghz的示例vcorf频率。即使对于1μs的测量时间，dld单元116在80ghz的rfvco频率下也会在+/-10mhz的范围内部递送测量误差。使用相同的1μs测量时间的传统系统的rfvco测量误差可能为+/-400mhz。将测量时间增加到例如4μs会将最终误差降低到+/-2mhz。高准确性的pll锁定条件/解锁条件可以基于这种精确的测量结果而被定义，并且可以在精度与测量复杂度之间做出权衡。

如图8中所示，在pll114处于锁定条件之前，mmd频率('mmd频率')可能远离参考时钟(ref_clk)，甚至不会落在修改的参考时钟信号(mod_clk)和原始参考时钟ref_clk之间。

图13示出了在相同频率条件下但还具有修改的mmd频率(mmd'频率)的雷达系统。这可能是mmd频率(mmd频率)也可能低于修改的mmd频率(mmd'频率)的情况。在这种情况下，测量方法可能会递送错误结果。在mmd频率非常接近经修改的参考时钟的情况下，由于缩混之后的频率将接近于零，所以可能无法进行测量。

图14图示了其中避免了上文结合图13所描述的场景的实施例。mmd频率(mmd频率)接近经修改的参考时钟信号(mod_clk)，但进一步使用原始参考频率(ref_clk)对mmd频率进行缩混。根据该实施例，至少一个缩混(‘测量的低频’或‘测量的低频2’)将远离零并且可以很好地测量。通过两个缩混器之后的两个测量的频率(‘测量的低频’和‘测量的低频2’)，即使原始mmd频率高于(图14的左侧)或低于(图14的右侧)原始参考频率ref_clk，原始mmd频率的准确位置也可以被轻松地计算出。

图15图示了用作移频器的数字ssb混频器的另一实施例。图15中所图示的实施例类似于图10中所图示的实施例。然而，不同之处在于，在该示例中，附加分频器500将参考时钟信号(ref_clk)除以4，以从50mhz的参考时钟ref_clk生成sin分量和cos分量。附加ssb混频器502将由附加分频器500输出的参考时钟信号ref_clk的sin分量和cos分量与mmd输出的sin分量和cos分量缩混。在该示例中，当pll114处于锁定条件时，第三ssb下变频器502具有约为0mhz的输出频率(f2_mmd')。第三下变频器502的输出可以例如通过lpf504而被滤波。因此，图15中所示的实施例使用具有经修改的参考频率和原始参考频率的三个缩混器408、416、502。

dsp112可以基于在第二ssb混频器416和第三ssb混频器502中的至少一个ssb混频器的输出处获得的测量值来计算mmd204的频率。例如，如果第二ssb混频器416的输出的频率为零或接近零或另一阈值，则dsp112可以忽略在第二ssb混频器416的输出处获得的测量值。如果第三ssb混频器502的输出的频率为零或接近零或另一阈值，则dsp112可以改为忽略在第三ssb混频器502的输出处获得的测量值。对于图15中所示的频率示例，dsp112可以基于在第二ssb混频器416的输出处获得的测量值来计算mmd204的频率，而忽略在第三ssb混频器502的输出处获得的测量值。

在dld测量完成之后，dsp112可以使用一组或两组测量值来计算mmd频率。在缩混之后的一个频率接近于零并且无法被测量的情况下，dsp112可以单独使用第二测量值。当两个频率被测量时，dsp112可以将较低的值用于最终计算，或者可以计算两个值的平均值以获得更好的准确性。

除了计算mmd204的频率并且确定pll114的锁定条件/解锁条件之外，由dld单元116生成的信息还可以由dsp112使用以确定是否信任由雷达系统接收的数据。例如，在频率调制斜坡之后，dsp112可以决定斜坡是否良好(即，实现了pll锁定)以及是否应当使用在斜坡期间由雷达系统接收的数据。例如，如果dld单元116指示pll114在斜坡中的某个点实现了锁定条件，则用于斜坡的一部分的接收到的数据可以由dsp112使用。dsp112可以尝试例如基于已知的良好接收的样本来校正时域、频域等中的测量非线性。

单独地或组合地，频率调制斜坡中的非线性会导致下变频之后中频(if)中的变化。雷达系统可能错误地将这种变化标识为潜在目标(重影目标)或多次反射而非单个目标。dsp112可以利用当前执行的频率斜坡的线性简档来校正例如在第一快速傅立叶变换(fft)124之后可检测到的频率误差。

dld单元116周期性地测量短间隔(例如，如本文中先前所描述的，每1μs至2μs)内的斜坡频率。dsp112可以在单个频率调制斜坡的部分或全部期间将测量的简档保存在测量收集表122中。由雷达系统在频率调制斜坡期间接收到的数据可以由第一缩混器126进行缩混，由模数转换器(adc)128转换为数字域，并且由dsp112存储在存储器120中。在完成频率调制斜坡之后以及在完成对对应接收到的数据的第一fft124之后，存储在测量收集表122中的收集的dld测量数据被用于校正第一fft124的结果。然后，校正后的数据被第二fft130使用，例如以创建诸如距离多普勒图之类的数据。

图16图示了雷达系统的传输/vco频率(tx/lo频率)，雷达系统的接收频率(rx频率)和在频率调制斜坡内得到的中频的最小(if_min)点和最大(if_max)点。如果线性fmcw信号的频率没有被线性改变，则在接收下变频后中频中的变化将被测量。频率调制斜坡开始处的频率变化会导致中频变化，其在if表示中可视为重影目标。pll频率在频率调制斜坡开始时大部分是非线性的。完成之后，pll稳定过程斜坡频率在剩余斜坡时间内线性上升或下降。在第一fft124之后，与由于斜坡非线性而产生的寄生分量相比，准确的中频分量将具有最高电平。

图17图示了在第一fft124之后但是在非线性校正之前的中频构建，而图18图示了在第一fft124之后并且在非线性校正之后的中频构建。在第一fft124之后，dsp112检查由高于一定噪声水平的附加分量包围的每个可见中频分量，以获得pll非线性效应。从最高的if分量电平开始，dsp112使用if信号的频率来计算传输(tx)斜坡信号和接收(rx)斜坡信号之间的时间差，例如，如下所示：

t＝if_freq/r_slope(2)

其中if_freq是中频，而r_slope是频率调制斜坡的斜率。雷达系统的传输链和接收链使用相同的pll114，因此，对于辐射信号和用于rx下变频的本地振荡器(lo)，具有相等的非线性简档。使用由dld单元116测量并且被存储在测量校正表122中的斜坡频率简档以及偏移了时间间隔t的斜坡频率简档的副本，dsp112可以计算由于斜坡非线性而生成的最小中频和最大中频。

高于噪声水平的在介于最小中频和最大中频之间的第一fft频谱中可见的所有频率分量的能量可以被添加到主if分量，因为所有频率分量都属于同一目标。对于从顶部开始并且位于预先定义的阈值水平之上的所有if分量，dsp112重复上述过程。dsp112使用所得的第二fft130的经校正的第一fft表示来计算距离多普勒图的数据。

本文中所描述的雷达系统可以在锁定pll条件和解锁pll条件下以高精度测量mmd频率。雷达系统可以校正由于模拟域、数字域或频域中(例如，第一fft124和第二fft130之间)的斜坡非线性而引起的接收的数据误差，以避免重影目标检测并且提高真实目标的噪声比(snr)。

诸如“第一”、“第二”等之类的术语用于描述各种元件、区域、段等，并不旨在进行限制。在整个说明书中，相似的术语是指相似的元件。

如本文中所使用的，术语“具有”、“含有”、“包含”、“包括”等是开放式术语，其指示所陈述的元件或特征的存在，但是不排除其他元件或特征。除非上下文另外明确指出，否则冠词“一”、“一个”和“该”旨在包括复数以及单数。

应当理解，除非另外具体指出，否则本文中所描述的各种实施例的特征可以彼此组合。

尽管本文中已经对特定实施例进行了说明和描述，但是本领域普通技术人员应当领会，在不脱离本发明的范围的情况下，多种备选和/或等同实现方式可以代替所示出和描述的特定实施例。本申请旨在覆盖本文中所讨论的特定实施例的任何改编或变型。因此，意图是本发明仅由权利要求及其等同物限制。