电感电容振荡器及共模共振腔的制作方法

本发明涉及电感电容振荡器，以及可以应用于电感电容振荡器的共模共振腔。

背景技术：

图1为现有的电感电容振荡器(inductor-capacitoroscillator，简称lcoscillator)的电路图。晶体管m1及晶体管m2形成一交互耦合对(cross-coupledpair)，用来提供电感电容振荡器所需的负阻(negativeimpedance)。电感l1及电容c1为主要的电感与电容，且共振在工作频率电感l1的其中一端耦接晶体管m1的漏极，另一端耦接晶体管m2的漏极。电感l1的中央抽头(centertap)电连接电源电压vdd。由于输出信号vop及输出信号von共同形成一差分信号，所以图1所示的电感电容振荡器是一个差分振荡器。电感l2及电容c2为次要的电感与电容，共振在频率目的是为了降低电感电容振荡器的相位噪声(phasenoise)。由于电感l2及电容c2的一端耦接电感电容振荡器的共模(commonmode)节点(即晶体管m1与晶体管m2的源极)，所以电感l2及电容c2的组合被称作共模共振腔(commonmoderesonator)。电感l2及电容c2的另一端耦接接地准位vss。

当电感l2非对称电感(symmetricinductor)，或是电感l2两端点的信号不同时(例如一端点接共模节点，另一端点接地)，此时电感l2所产生的电磁场在电感l1的两端点不一致，会导致输出信号vop及输出信号von的波形不对称(如图2所示)，而不对称的差分信号对整体的电路有不良的影响。

技术实现要素：

鉴于现有技术的不足，本发明的一目的在于提供一种电感电容振荡器及共模共振腔。

本发明公开一种电感电容振荡器，包含一第一晶体管、一第二晶体管、电感、一第一电容、一第二电容、一第一绕组及一第二绕组。第一晶体管具有一第一端、一第二端及一第三端。第二晶体管具有一第四端、一第五端及一第六端。第一端电连接第五端，第二端电连接第四端，第三端电连接第六端。第一电容耦接于第一端及第四端之间。电感耦接于第一端及第四端之间。第二电容耦接于第三端及一参考电压之间。第一绕组耦接于第三端及参考电压之间。第二绕组耦接于第三端及参考电压之间，且与第一绕组对称。

本发明另公开一种共模共振腔，应用于一电感电容振荡器，包含一电容、一第一绕组及一第二绕组。电容耦接于参考电压与电感电容振荡器的共模节点之间。第一绕组耦接于参考电压与电感电容振荡器的共模节点之间。第二绕组耦接于参考电压与电感电容振荡器的共模节点之间，且与该第一绕组对称。

本发明的电感电容振荡器及共模共振腔所使用的电感具有高对称性，有助于降低相位噪声，但又不会对电感电容振荡器的输出造成不良的影响。相较于传统技术，本发明的电感电容振荡器以及采用本发明的共模共振腔的电感电容振荡器除了有低的相位噪声之外，输出信号更为对称。

有关本发明的特征、实作与技术效果，兹配合附图作实施例详细说明如下。

附图说明

图1为现有的电感电容振荡器的电路图；

图2为图1的电感电容振荡器的输出信号的波形图

图3a为本发明一实施例的基于n型金属氧化物半导体场效晶体管(metal-oxide-semiconductorfield-effecttransistor,mosfet)(以下简称nmos)的电感电容振荡器；

图3b为本发明一实施例的基于p型金属氧化物半导体场效晶体管(以下简称pmos)的电感电容振荡器；

图3c为本发明一实施例的基于互补式金属氧化物半导体(complementarymetal-oxide-semiconductor)(以下简称cmos)的电感电容振荡器；

图4a显示本发明一实施例的应用于电感电容振荡器的共模共振腔的电感结构；

图4b显示图4a的封闭导线110的两个绕组；

图5显示本发明一实施例的应用于电感电容振荡器的共模共振腔的电感结构；

图6a显示本发明一实施例的应用于电感电容振荡器的共模共振腔的电感结构；

图6b显示封闭导线310的其中一个绕组；

图7显示本发明一实施例的应用于电感电容振荡器的共模共振腔的电感结构；

图8为本发明一实施例的图3c的电感l2及电感l3的布局；

图9为本发明另一实施例的图3c的电感l2及电感l3的布局；

图10a及图10b显示基于nmos或pmos的电感电容振荡器的电感布局；以及

图11a及图11b显示基于cmos的电感电容振荡器的电感布局。

符号说明

m1、m2、m3、m4晶体管

m2晶体管

l1、l2、l3、100、200、300、400电感

c1、c2、c3电容

vdd电源电压

vss接地准位

vop、von输出信号

i1电流源

110、210、310、410、510、610、710、810封闭导线

120、130、220、230、320、330、420、430、520、530、620、630、720、730、820、830、1016节点

142、144、242、244、352、354、452、454电流路径

112、114、212、214、312、314绕组

122、132、124、134、1012、1014、1112、1114端点

252、254磁场方向

312a、312b子绕组

342走线

具体实施方式

以下说明内容的技术用语是参照本技术领域的习惯用语，如本说明书对部分用语有加以说明或定义，该部分用语的解释是以本说明书的说明或定义为准。

本发明的公开内容包含电感电容振荡器及共模共振腔。由于本发明的电感电容振荡器及共模共振腔所包含的部分元件单独而言可能为已知元件，因此在不影响该装置发明的充分公开及可实施性的前提下，以下说明对于已知元件的细节将予以省略。

图3a为本发明一实施例的基于nmos的电感电容振荡器，图3b为本发明一实施例的基于pmos的电感电容振荡器。共模共振腔的电感l2或电感l3的其中一端电连接晶体管m1及晶体管m2的源极或晶体管m3及晶体管m4的源极，另一端电连接参考电压或是通过电流源i1耦接参考电压。换句话说，电流源i1可以省略。相较于参考电压，电流源i1能较准确控制电感电容振荡器的电流。对图3a的电路来说，参考电压是接地准位vss，而对图3b的电路来说，参考电压是电源电压vdd。图3c为本发明一实施例的基于cmos的电感电容振荡器，其为图3a的电路及图3b的电路的组合。电感l2及电容c2组成nmos端的共模共振腔，而电感l3及电容c3组成pmos端的共模共振腔。

图4a显示本发明一实施例的应用于电感电容振荡器的共模共振腔的电感结构。电感100可以作为图3a～3c的电感l2或电感l3，包含封闭导线110、节点120及节点130。节点120电连接电感电容振荡器的共模节点，而节点130电连接参考电压(即接地准位vss或电源电压vdd)或是通过电流源i1耦接参考电压。封闭导线110可以包含一条或多条等电位的走线(trace)，且可以分布在半导体结构的一个或多个金属层。位于不同金属层的走线由贯穿结构(例如导孔(via)或导孔阵列(viaarray))相连接，使相连接的走线实质上等电位。封闭导线110的起始点与结束点相连接，构成一个封闭的图案。节点120及节点130将封闭导线110划分为两个绕组：以节点120为起点，沿着逆时针的电流路径142追踪(trace)至节点130的第一绕组，以及以节点120为起点，沿着顺时针的电流路径144追踪至节点130的第二绕组。

图4b显示图4a的封闭导线110的两个绕组。绕组112具有两个端点──端点122及端点132，而绕组114的具有两个端点──端点124及端点134。当绕组112及绕组114形成封闭导线110时，端点122及端点124为封闭导线110上的同一节点(即节点120)，且端点132及端点134为封闭导线110上的同一节点(即节点130)。换句话说，端点122及端点124电连接电感电容振荡器的共模节点，而端点132及端点134电连接参考电压或是通过电流源耦接参考电压。绕组112及绕组114的长度实质上相等，而且对称于节点120及节点130的连线。

因为绕组112及绕组114为两对称绕组，且端点122及端点124信号相同，端点132及端点134信号相同，所以当电感l2采用电感100的布局方式，所产生的电磁场相对电感l1的两端点一致，因此不会造成电感电容振荡器的输出信号vop及输出信号von波形不对称。再者，从图4a及图4b可以知道，电感100可以由一个单一的封闭导线110实作(如图4a所示)，或是由两个绕组实作(如图4b所示)。

图5显示本发明一实施例的应用于电感电容振荡器的共模共振腔的电感结构。电感200可以作为图3a～3c的电感l2或电感l3，包含封闭导线210、节点220及节点230。节点220与节点230的其中一者电连接电感电容振荡器的共模节点，而另一者电连接参考电压或是通过电流源i1耦接参考电压。封闭导线210可以包含一条或多条等电位的走线，且可以分布在半导体结构的一个或多个金属层。举例来说，图5中的黑色走线位于第一金属层，而节点220附近的灰色走线位于不同于第一金属层的第二金属层。黑色走线与灰色走线以贯穿结构(图未示)相连接，因此黑色走线与灰色走线实质上等电位。封闭导线210的起始点与结束点相连接，构成一个封闭的图案。节点220及节点230将封闭导线210划分为两个绕组：以节点230为起点，沿着顺时针的电流路径242追踪至节点220的第一绕组212，以及以节点230为起点，沿着逆时针的电流路径244追踪至节点220的第二绕组214。第一绕组212及第二绕组214的长度实质上相等，而且对称于节点220及节点230的连线。由于流经第一绕组212的电流与流经第二绕组214的电流方向相反，所以第一绕组212的磁场方向252与第二绕组214的磁场方向254相反，可以避免磁场辐射(radiation)。

图6a显示本发明一实施例的应用于电感电容振荡器的共模共振腔的电感结构。电感300可以作为图3a～3c的电感l2或电感l3，包含封闭导线310、节点320及节点330。节点320与节点330的其中一者电连接电感电容振荡器的共模节点，而另一者电连接参考电压或是通过电流源i1耦接参考电压。封闭导线310的起始点与结束点相连接，构成一个封闭的图案。节点320及节点330将封闭导线310划分为两个绕组：第一绕组312以及第二绕组314。第一绕组312及第二绕组314的长度实质上相等，而且对称于节点320及节点330的连线。

图6b显示封闭导线310的其中一个绕组。第一绕组312包含第一子绕组312a及第二子绕组312b。第一子绕组312a及第二子绕组312b各是一个螺旋状线圈，且通过走线342连接。流经第一子绕组312a的电流(如电流路径352所示)与流经第二子绕组312b的电流(如电流路径354所示)同向(同为顺时针或逆时针，图6b的例子为顺时针)，所以第一子绕组312a的磁场方向与第二子绕组312b的磁场方向相同。

图7显示本发明一实施例的应用于电感电容振荡器的共模共振腔的电感结构。电感400可以作为图3a～3c的电感l2或电感l3，包含封闭导线410、节点420及节点430。节点420与节点430的其中一者电连接电感电容振荡器的共模节点，而另一者电连接参考电压或是通过电流源i1耦接参考电压。封闭导线410的起始点与结束点相连接，构成一个封闭的图案。类似于封闭导线310，封闭导线410被节点420及节点430划分为两个绕组，两个绕组的长度实质上相等，而且对称于节点420及节点430的连线。封闭导线410的两个绕组的任一者包含两个子绕组，且两个子绕组各是一个螺旋状线圈。因为流经两个子绕组的电流方向相反(如电流路径452及电流路径454所示，一者为顺时针另一者为逆时针)，所以两个子绕组的磁场方向相反。

对图3c的基于cmos的电感电容振荡器来说，电感l2及电感l3的布局可以如图8或图9的实施例所示。

图8为本发明一实施例的电感l2及电感l3的布局。封闭导线510、节点520及节点530形成第一电感，而封闭导线610、节点620及节点630形成第二电感。第一电感及第二电感与电感200相同，故不再赘述其细节。

图9为本发明另一实施例的电感l2及电感l3的布局。封闭导线710、节点720及节点730形成第一电感，而封闭导线810、节点820及节点830形成第二电感。第一电感及第二电感与电感200相同，故不再赘述其细节。如图9所示，第一电感所占用或围绕的面积与第二电感所占用或围绕的面积重叠，以减小共模共振腔的电路面积及采用该共模共振腔的电感电容振荡器的电路面积。

在一些实施例中，图8及图9的第一电感是图3c的电感l2，而第二电感是图3c的电感l3；此时节点520(或节点720)及节点530(或节点730)的其中一者电连接电感电容振荡器的共模节点，另一者耦接接地准位vss，而节点620(或节点820)及节点630(或节点830)的其中一者电连接电感电容振荡器的共模节点，另一者耦接电源电压vdd。在其他实施例中，图8及图9的第一电感是图3c的电感l3，而第二电感是图3c的电感l2；此时节点520(或节点720)及节点530(或节点730)的其中一者电连接电感电容振荡器的共模节点，另一者耦接电源电压vdd，而节点620(或节点820)及节点630(或节点830)的其中一者电连接电感电容振荡器的共模节点，另一者耦接接地准位vss。

在一些实施例中，可以将电感l2及/或电感l3所占用或围绕的面积设计为与电感l1所占用或围绕的面积重叠，以进一步减小电感电容振荡器的整体的电路面积。图10a及图10b显示基于nmos或pmos的电感电容振荡器的电感布局，而图11a及图11b显示基于cmos的电感电容振荡器的电感布局。

在图10a中，电感l1为单圈的螺旋状电感；在图10b中，电感l1为8字型电感。电感l1包含端点1012、端点1014及节点1016。端点1012电连接晶体管m1或晶体管m3的漏极，端点1014电连接晶体管m2或晶体管m4的漏极，而节点1016可以作为电感l1的中央抽头，并且耦接电源电压vdd或接地准位vss。电感l2或电感l3的结构与图6a的电感300相同，故不再赘述。在其他的实施例中，电感l2及电感l3也可以用电感200或电感400实作。

在图11a中，电感l1为单圈的螺旋状电感；在图11b中，电感l1为8字型电感。电感l1包含端点1112及端点1114。端点1112电连接晶体管m1或晶体管m3的漏极，而端点1114电连接晶体管m2或晶体管m4的漏极。由于电感l2及电感l3的结构与图8的第一电感与第二电感相同，故不再赘述。在其他的实施例中，电感l2及电感l3也可以用图9的第一电感与第二电感实作。

如图10a、10b、11a及11b所示，因为本发明的电感l2及电感l3的结构相当对称，所以即使将电感l2及/或电感l3与电感l1重叠设置，也不会对电感电容振荡器造成大的干扰。

虽然图10a、10b、11a及11b显示电感l1的面积大于电感l2及/或电感l3的面积，但是在其他的实施例中，电感l2及/或电感l3的面积可以大于电感l1的面积。

上述实施例中，黑色走线可以实作于半导体结构中的第一导体层，灰色走线实作于第二导体层。第一导体层可以是超厚金属(ultra-thickmetal,utm)层及重布线层(re-distributionlayer,rdl)的其中一者，第二导体层是另一者。连接节点的走线(图未示)可以实作于超厚金属层或重布线层，或是实作于较接近基板的其他金属层。半导体结构中的导体层为本技术领域技术人员所熟知，故不再赘述。

上述实施例中的金属氧化物半导体场效晶体管也可以由双极性接面型晶体管(bipolarjunctiontransistor,bjt)实作：bjt的基极(base)对应mosfet的栅极、bjt的射极(emitter)对应mosfet的漏极，以及bjt的集极(collector)对应mosfet的源极。

请注意，前述图示中，元件的形状、尺寸及比例等仅为示意，是供本技术领域技术人员了解本发明之用，非用以限制本发明。

虽然本发明的实施例如上所述，然而所述实施例并非用来限定本发明，本技术领域技术人员可依据本发明的明示或隐含的内容对本发明的技术特征施以变化，凡此种种变化均可能属于本发明所寻求的专利保护范围，换言之，本发明的专利保护范围须视本说明书的权利要求所界定者为准。