1.一种同时具有老化检测和puf功能的电路，其特征在于包括控制驱动电路和128个功能单元电路，所述的控制驱动电路具有使能端、复位端，功能控制端、第一输出端和第二输出端，每个所述的功能单元电路分别具有第一输入端、第二输入端、控制端、复位端、puf响应输出端和老化响应输出端，所述的控制驱动电路的第一输出端分别与128个所述的功能单元电路的复位端连接，所述的控制驱动电路的第二输出端分别与128个所述的功能单元电路的控制端连接，所述的控制驱动电路的使能端为所述的同时具有老化检测和puf功能的电路的使能端，用于接入使能信号，所述的控制驱动电路的复位端为所述的同时具有老化检测和puf功能的电路的复位端，用于接入全局复位信号，所述的控制驱动电路的功能控制端为所述的同时具有老化检测和puf功能的电路的功能控制端，用于接入功能控制信号，所述的控制驱动电路的第一输出端用于输出控制128个所述的功能单元电路复位的局部复位信号，所述的控制驱动电路的第二输出端用于输出控制信号，128个所述的功能单元电路的第一输入端连接且其连接端为所述的同时具有老化检测和puf功能的电路的第一输入端，用于接入第一压控信号，128个所述的功能单元电路的第二输入端连接且其连接端为所述的同时具有老化检测和puf功能的电路的第二输入端，用于接入第二压控信号，第k个所述的功能单元电路的puf响应输出端为所述的同时具有老化检测和puf功能的电路的第k位puf响应输出端，用于输出第k位puf响应数据，第k个所述的功能单元电路的老化响应输出端为所述的同时具有老化检测和puf功能的电路的第k位老化响应输出端，用于输出第k位老化响应数据，k＝1，2，…，128；
每个所述的功能单元电路分别包括两个vco阵列、两个整形电路、两个电平转换电路、功能控制模块、两个计数器、仲裁器、相位比较器和检测窗口，每个所述的vco阵列分别具有输入端、第一输出端和第二输出端，每个所述的整形电路分别具有第一输入端、第二输入端和输出端，每个所述的电平转换电路分别具有输入端和输出端，所述的功能控制模块具有第一输入端、第二输入端、控制端、第一输出端、第二输出端、第三输出端和第四输出端，每个所述的计数器分别具有输入端、输出端和复位端，所述的相位比较器具有第一输入端、第二输入端和输出端，所述的仲裁器具有第一输入端、第二输入端和输出端，所述的相位比较器具有第一输入端、第二输入端和输出端，所述的检测窗口具有控制端、输入端和输出端，所述的仲裁器具有第一输入端、第二输入端和输出端；将两个所述的vco阵列分别称为第一vco阵列和第二vco阵列，将两个所述的整形电路分别称为第一整形电路和第二整形电路，将两个所述的电平转换电路分别称为第一电平转换电路和第二电平转换电路，将两个所述的计数器分别称为第一计数器和第二计数器，所述的第一vco阵列的输入端为所述的功能单元电路的第一输入端，所述的第一vco阵列的第一输出端和所述的第一整形电路的第一输入端连接，所述的第一vco阵列的第二输出端和所述的第一整形电路的第二输入端连接，所述的第一整形电路的输出端和所述的第一电平转换电路的输入端连接，所述的第一电平转换电路的输出端和所述的功能控制模块的第一输入端连接，所述的第二vco阵列的输入端为所述的功能单元电路的第二输入端，所述的第二vco阵列的第一输出端和所述的第二整形电路的第一输入端连接，所述的第二vco阵列的第二输出端和所述的第二整形电路的第二输入端连接，所述的第二整形电路的输出端和所述的第二电平转换电路的输入端连接，所述的第二电平转换电路的输出端和所述的功能控制模块的第二输入端连接，所述的功能控制模块的控制端为所述的功能单元电路的控制端，所述的功能控制模块的第一输出端和所述的第一计数器的输入端连接，所述的功能控制模块的第二输出端分别与所述的检测窗口的控制端和所述的相位比较器的第一输入端连接，所述的功能控制模块的第三输出端和所述的第二计数器的输入端连接，所述的功能控制模块的第四输出端和所述的相位比较器的第二输入端连接，所述的相位比较器的输出端和所述的检测窗口的输入端连接，所述的第一计数器的复位端和所述的第二计数器的复位端连接且其连接端为所述的功能单元电路的复位端，所述的第一计数器的输出端和所述的仲裁器的第一输入端连接，所述的第二计数器的输出端和所述的仲裁器的第二输入端连接，所述的仲裁器的输出端为所述的功能单元电路的puf响应输出端，所述的检测窗口的输出端为所述的功能单元电路的老化响应输出端；
所述的第一vco阵列的输入端接入第一压控信号vcon1，在第一压控信号vcon1作用下，所述的第一vco阵列产生两路周期信号分别通过其第一输出端和第二输出端传输给所述的第一整形电路的第一输入端和第二输入端。所述的第一vco阵列产生的两路周期信号通过所述的第一整形电路过滤信号的毛刺后得到一路输出信号，该路输出信号通过所述的第一整形电路的输出端传输到所述的第一电平转换电路的输入端，所述的第一电平转换电路使信号的高电平保持在电源vdd，低电平保持在地vss避免阈值损失，并通过所述的第一电平转换电路的输出端传输到所述的功能控制模块的第一输入端；所述的第二vco阵列的输入端接入第二压控信号vcon2，在第二压控信号vcon2作用下，所述的第二vco阵列产生两路周期信号分别通过其第一输出端和第二输出端传输给所述的第二整形电路的第一输入端和第二输入端，所述的第二vco阵列产生的两路周期信号通过所述的第二整形电路过滤信号的毛刺得到一路输出信号，该路输出信号通过所述的第二整形电路的输出端传输到所述的第二电平转换电路的输入端，所述的第二电平转换电路使信号的高电平保持在电源vdd，低电平保持在地vss避免阈值损失，并通过所述的第二电平转换电路的输出端传输到所述的功能控制模块的第二输入端；当所述的功能控制模块的控制端接入的控制信号con为低电平时，所述的功能控制模块接入的两路信号通过功能控制模块的第一输出端和第三输出端传输到所述的第一计数器的输入端和所述的第二计数器的输入端，所述的第一计数器和所述的第二计数器分别对接收到的信号进行计数，当计数达到128个周期时输出高电平，所述的第一计数器的输出端接所述的仲裁器的第一输入端，所述的第二计数器的输出端接所述的仲裁器的第二输入端，当所述的第一计数器相对于所述的第二计数器先输出高电平时，所述的仲裁器的输出端pout输出高电平；当所述的第二计数器相对于所述的第一计数器先输出高电平时，所述的仲裁器的输出端pout输出低电平，形成移位puf密钥，实现puf电路功能，当功能控制模块的控制端接入的控制信号con为高电平时，所述的功能控制模块接入的两路信号通过功能控制模块的第二输出端和第四输出端传输到所述的相位比较器的第一输入端和第二输入端，并通过第四输出端传输到所述的检测窗口的第二输入端，所述的相位比较器对其第一输入端和第二输入端的信号进行比较得到两个信号的偏差，通过所述的相位比较器的输出端传输到所述的检测窗口的第一输入端，所述的检测窗口检测到第一输入端的输入信号出现连续3个高电平时，所述的检测窗口的输出端nout输出高电平，说明电路发生老化，实现老化检测功能。
2.根据权利要求1所述的一种同时具有老化检测和puf功能的电路，其特征在于每个所述的vco阵列分别包括15个vco电路，每个所述的vco电路分别具有第一输入端、第二输入端、控制端、第一输出端和第二输出端，第m个所述的vco电路的第一输出端和第m+1个所述的vco电路的第一输入端连接，第m个所述的vco电路的第二输出端和第m+1个所述的vco电路的第二输入端连接，m＝1，2，…，14；15个所述的vco电路的控制端连接且其连接端为所述的vco阵列的输入端，第1个所述的vco电路的第一输入端和第15个所述的vco电路的第一输出端连接且其连接端为所述的vco阵列的第一输出端，第1个所述的vco电路的第二输入端和第15个所述的vco电路的第二输出端连接且其连接端为所述的vco阵列的第二输出端；
每个所述的vco电路分别包括第一pmos管、第二pmos管、第三pmos管、第四pmos管、第一nmos管和第二nmos管，所述的第一pmos管的栅极和所述的第四pmos管的栅极连接且其连接端为所述的vco电路的控制端，所述的第一pmos管的源极、所述的第二pmos管的源极、所述的第三pmos管的源极和所述的第四pmos管的源极均接入电源，所述的第一pmos管的漏极、所述的第二pmos管的漏极、所述的第三pmos管的栅极和所述的第一nmos管的漏极连接且其连接端为所述的vco电路的第二输出端，所述的第二pmos管的栅极、所述的第三pmos管的漏极、所述的第四pmos管的漏极和所述的第二nmos管的漏极连接且其连接端设为所述的vco电路的第一输出端，所述的第一nmos管的栅极为所述的vco电路的第一输入端，所述的第二nmos管的栅极为所述的vco电路的第二输入端，所述的第一nmos管的源极和所述的第二nmos管的源极均接地。
3.根据权利要求1所述的一种同时具有老化检测和puf功能的电路，其特征在于每个所述的整形电路分别包括第五pmos管、第六pmos管、第三nmos管、第四nmos管、第一反相器和第二反相器，所述的第三nmos管的漏极和所述的第五pmos管的源极均接入电源，所述的第三nmos管的栅极和所述的第一反相器的输入端连接且其连接端为所述的整形电路的第一输入端，所述的第五pmos管的栅极和所述的第一反相器的输出端连接，所述的第三nmos管的源极、所述的第五pmos管的漏极、所述的第四nmos管的漏极和所述的第六pmos管的源极连接且其连接端为所述的整形电路的输出端，所述的第四nmos管的栅极和所述的第二反相器的输入端连接且其连接端为所述的整形电路的第二输入端，所述的第六pmos管的栅极和所述的第二反相器的输出端连接，所述的第四nmos管的源极和所述的第六pmos管的漏极均接地。
4.根据权利要求1所述的一种同时具有老化检测和puf功能的电路，其特征在于每个所述的电平转换电路分别包括第三反相器、第七pmos管、第八pmos管、第五nmos管和第六nmos管，所述的第七pmos管的源极和所述的第八pmos管的源极均接入电源，所述的第七pmos管的栅极、所述的第八pmos管的漏极和所述的第六nmos管的漏极连接且其连接端为所述的电平转换电路的输出端，所述的第八pmos管的栅极、所述的第七pmos管的漏极和所述的第五nmos管的漏极连接，所述的第五nmos管的栅极和所述的第三反相器的输入端连接且其连接端为所述的电平转换电路的输入端，所述的第三反相器的输出端和所述的第六nmos管的栅极连接，所述的第五nmos管的源极和所述的第六nmos管的源极均接地。
5.根据权利要求1所述的一种同时具有老化检测和puf功能的电路，其特征在于所述的功能控制模块包括第九pmos管、第十pmos管、第十一pmos管、第十二pmos管、第七nmos管、第八nmos管、第九nmos管、第十nmos管、第四反相器、第五反相器、第六反相器、第七反相器、第八反相器、第九反相器、第十反相器、第十一反相器和第十二反相器；所述的第九pmos管的栅极、所述的第八nmos管的栅极、所述的第十一pmos管的栅极、所述的第十nmos管的栅极和所述的第八反相器的输入端连接且其连接端为所述的功能控制模块的控制端，所述的第九pmos管的源极、所述的第七nmos管的源极、所述的第十pmos管的源极和所述的第八nmos管的源极连接且其连接端为所述的功能控制模块的第一输入端，所述的第十一pmos管的源极、所述的第九nmos管的源极、所述的第十二pmos管的源极和所述的第十nmos管的源极连接且其连接端为所述的功能控制模块的第二输入端，所述的第九pmos管的漏极、所述的第七nmos管的漏极和所述的第四反相器的输入端连接，所述的第七nmos管的栅极、所述的第十pmos管的栅极、所述的第八反相器的输出端、所述的第九nmos管的栅极和所述的第十二pmos管的栅极连接，所述的第十pmos管的漏极、所述的第八nmos管的漏极和所述的第六反相器的输入端连接，所述的第十一pmos管的漏极、所述的第九nmos管的漏极和所述的第九反相器的输入端连接，所述的第十二pmos管的漏极、所述的第十nmos管的漏极和所述的第十一反相器的输入端连接，所述的第四反相器的输出端和所述的第五反相器的输入端连接，所述的第五反相器的输出端为所述的功能控制电路的第一输出端，所述的第六反相器的输出端和所述的第七反相器的输入端连接，所述的第七反相器的输出端为所述的功能控制电路的第二输出端，所述的第九反相器的输出端和所述的第十反相器的输入端连接，所述的第十反相器的输出端为所述的功能控制电路的第三输出端，所述的第十一反相器的输出端和所述的第十二反相器的输入端连接，所述的第十二反相器的输出端为所述的功能控制电路的第四输出端。
6.根据权利要求1所述的一种同时具有老化检测和puf功能的电路，其特征在于每个所述的计数器分别包括第一d触发器、第二d触发器、第三d触发器、第四d触发器、第五d触发器、第六d触发器、第七d触发器、第十三反相器、第十四反相器、第十五反相器、第十六反相器、第十七反相器、第十八反相器和第十九反相器，所述的第一d触发器、所述的第二d触发器、所述的第三d触发器、所述的第四d触发器、所述的第五d触发器、所述的第六d触发器和所述的第七d触发器分别具有输入端、时钟端、复位端和输出端，所述的第一d触发器的复位端、所述的第二d触发器的复位端、所述的第三d触发器的复位端、所述的第四d触发器的复位端、所述的第五d触发器的复位端、所述的第六d触发器的复位端和所述的第七d触发器的复位端连接且其连接端为所述的计数器的复位端，所述的第一d触发器的时钟端为所述的计数器的输入端，所述的第一d触发器的输入端和所述的第十三反相器的输出端连接，所述的第十三反相器的输入端、所述的第一d触发器的输出端和所述的第二d触发器的时钟端连接，所述的第二d触发器的输入端和所述的第十四反相器的输出端连接，所述的第十四反相器的输入端、所述的第二d触发器的输出端和所述的第三d触发器的时钟端连接，所述的第三d触发器的输入端和所述的第十五反相器的输出端连接，所述的第十五反相器的输入端、所述的第三d触发器的输出端和所述的第四d触发器的时钟端连接，所述的第四d触发器的输入端和所述的第十六反相器的输出端连接，所述的第十六反相器的输入端、所述的第四d触发器的输出端和所述的第五d触发器的时钟端连接，所述的第五d触发器的输入端和所述的第十七反相器的输出端连接，所述的第十七反相器的输入端、所述的第五d触发器的输出端和所述的第六d触发器的时钟端连接，所述的第六d触发器的输入端和所述的第十八反相器的输出端连接，所述的第十八反相器的输入端、所述的第六d触发器的输出端和所述的第七d触发器的时钟端连接，所述的第七d触发器的输入端和所述的第十九反相器的输出端连接，所述的第十九反相器的输入端和所述的第七d触发器的输出端连接且其连接端为所述的计数器的输出端。
7.根据权利要求1所述的一种同时具有老化检测和puf功能的电路，其特征在于所述的相位比较器包括第一二输入与非门、第十三pmos管、第十四pmos管、第十五pmos管、第十六pmos管、第十七pmos管、第十一nmos管、第十二nmos管、第十三nmos管、第十四nmos管、第十五nmos管、第十六nmos管、第二十反相器、第二十一反相器、第二十二反相器、第二十三反相器和第二十四反相器，所述的第一二输入与非门具有第一输入端、第二输入端和输出端，所述的第一二输入与非门的第一输入端、所述的第十三pmos管的栅极、所述的第十二nmos管的栅极、所述的第十四nmos管的栅极、所述的第十五pmos管的栅极、所述的第二十反相器的输入端和所述的第二十三反相器的输入端连接且其连接端为所述的相位比较器的第一输入端，所述的第一二输入与非门的第二输入端为所述的相位比较器的第二输入端，所述的第一二输入与非门的输出端和所述的第十一nmos管的栅极连接，所述的第十三pmos管的源极、所述的第十四pmos管的源极和所述的第十五pmos管的源极均接入电源，所述的第十三pmos管的漏极、所述的第十一nmos管的漏极、所述的第十六pmos管的漏极、所述的第十三nmos管的漏极和所述的第二十一反相器的输入端连接，所述的第十四pmos管的漏极和所述的第十六pmos管的源极连接，所述的第十五pmos管的漏极和所述的第十七pmos管的源极连接，所述的第十六pmos管的栅极、所述的第二十一反相器的输出端、所述的第十三nmos管的栅极、所述的第十七pmos管的漏极、所述的第十五nmos管的漏极和所述的第二十二反相器的输入端连接，所述的第十一nmos管的源极和所述的第十二nmos管的漏极连接，所述的第十三nmos管的源极和所述的第十四nmos管的漏极连接，所述的第十五nmos管的源极和所述的第十六nmos管的漏极连接，所述的第十七pmos管的栅极、所述的第二十二反相器的输出端、所述的第十五nmos管的栅极和所述的第二十四反相器的输入端连接，所述的第二十三反相器的输出端和所述的第十六nmos管的栅极连接，所述的第二十四反相器的输出端为所述的相位比较器的输出端，所述的第十二nmos管的源极、所述的第十四nmos管的源极和所述的第十六nmos管的源极均接地，所述的第十四pmos管的栅极和所述的第二十反相器的输出端连接。
8.根据权利要求1所述的一种同时具有老化检测和puf功能的电路，其特征在于所述的检测窗口包括第二二输入与非门、第三二输入与非门、第一二输入与门、第二二输入与门、第三二输入与门、第八d触发器和第九d触发器；所述的第二二输入与非门、所述的第三二输入与非门、所述的第一二输入与门、所述的第二二输入与门和所述的第三二输入与门分别具有第一输入端、第二输入端和输出端，所述的第八d触发器和所述的第九d触发器分别具有输入端、时钟端、反相输出端和输出端，所述的第二二输入与非门的第一输入端、所述的第八d触发器的输出端和所述的第三二输入与门的第一输入端连接，所述的第二二输入与非门的第二输入端、所述的第九d触发器的反相输入端和所述的第三二输入与非门的第二输入端连接，所述的第二二输入与非门的输出端和所述的第一二输入与门的第一输入端连接，所述的第一二输入与门的第二输入端和所述的第二二输入与门的第二输入端连接且其连接端为所述的检测窗口的输入端，所述的第一二输入与门的输出端和所述的第八d触发器的输入端连接，所述的第八d触发器的时钟端和所述的第九d触发器的时钟端连接且其连接端为所述的检测窗口的控制端，所述的第八d触发器的反相输出端和所述的第三二输入与非门的第一输入端连接，所述的第三二输入与非门的输出端和所述的第二二输入与门的第一输入端连接，所述的第二二输入与门的输出端和所述的第九d触发器的输入端连接，所述的第九d触发器的输出端和所述的第三二输入与门的第二输入端连接，所述的第三二输入与门的输出端为所述的检测窗口的输出端。
9.根据权利要求1所述的一种同时具有老化检测功能和puf功能的电路，其特征在于所述的控制驱动电路包括第四二输入与门、第五二输入与门、第一缓冲器、第二缓冲器、第三缓冲器和第四缓冲器；所述的第四二输入与门和所述的第五二输入与门分别具有第一输入端、第二输入端和输出端，所述的第四二输入与门的第一输入端和所述的第五二输入与门的第一输入端连接且其连接端为所述的控制驱动电路的使能端，所述的第四二输入与门的第二输入端为所述的控制驱动电路的复位端，所述的第五二输入与门的第二输入端为所述的控制驱动电路的功能控制端，所述的第四二输入与门的输出端和所述的第一缓冲器的输入端连接，所述的第一缓冲器的输出端和所述的第二缓冲器的输入端连接，所述的第二缓冲器的输出端为所述的控制驱动电路的第一输出端，所述的第五二输入与门的输出端和所述的第三缓冲器的输入端连接，所述的第三缓冲器的输出端和所述的第四缓冲器的输入端连接，所述的第四缓冲器的输出端为所述的控制驱动电路的第二输出端。