逻辑电路的设计方法与流程

本申请涉及集成电路技术领域，具体涉及一种逻辑电路的设计方法。

背景技术：

在过去几十年以来，随着半导体器件尺寸的不断缩小，集成电路芯片的性能不断提升，但系统的功耗也逐渐增大，这一问题减缓了器件尺寸的进一步缩小。由于亚阈值斜率在室温条件下存在60mv/dec的理论极限值，使得传统mosfet器件难以通过持续降低工作电压vdd来降低功耗。mosfet即金属-氧化物半导体场效应晶体管，简称金氧半场效晶体管(metal-oxide-semiconductorfield-effecttransistor,mosfet)。为了适应集成电路的未来发展趋势，新型超低功耗器件的研究引起广泛关注。隧穿场效应晶体管(tfet，tunnelingfield-effecttransistor)采用栅控源区与沟道之间的带带隧穿宽度，以此控制源端价带电子隧穿到沟道导带(或沟道价带电子隧穿到源端导带)形成隧穿电流。理论上它可以实现室温条件下低于60mv/dec的亚阈值斜率，且具有超低的泄漏电流，尤其是硅基tfet，能实现小于传统mosfet约两个数量级的关态泄漏电流。

然而硅基tfet的非线性开启特性导致其在串联的时候电流有严重的衰减，一旦tfet器件用于标准逻辑单元电路(例如多输入与非门、或非门等)，其串联支路过小的电流使逻辑电路的性能、噪声容限等发生严重退化。因此，为了利用tfet的超陡亚阈值斜率和超低关态电流的特性来降低芯片集成电路的功耗，必须克服其串联时电流衰减过大的缺点。

技术实现要素：

本申请的目的是提供一种逻辑电路的设计方法。为了对披露的实施例的一些方面有一个基本的理解，下面给出了简单的概括。该概括部分不是泛泛评述，也不是要确定关键/重要组成元素或描绘这些实施例的保护范围。其唯一目的是用简单的形式呈现一些概念，以此作为后面的详细说明的序言。

根据本申请实施例的一个方面，提供一种逻辑电路的设计方法，包括：

设计并生成初始的mosfet-tfet混合逻辑电路；所述mosfet-tfet混合逻辑电路包括若干逻辑门；

在所述初始的mosfet-tfet混合逻辑电路的串联支路中，用mosfet替换第一类tfet；所述第一类tfet直接接地或电源且不与所述逻辑门的输出端直接连接。

进一步地，所述方法还包括：

将用mosfet替换第一类tfet后的所述串联支路中的其余tfet中的至少一个tfet替换为mosfet。

进一步地，所述方法还包括：

将用mosfet替换第一类tfet后的逻辑电路调整为静态待命状态；

将处于所述静态待命状态的逻辑电路中的第一级逻辑门调整为预设定的逻辑输入状态；

获取所有逻辑门的静态输入偏置状态信息；

根据所述静态输入偏置状态信息，确定第一类逻辑门；所述第一类逻辑门为由mosfet决定漏电状态的逻辑门；

将所述第一类逻辑门的至少两个输入端的对应连接输出端进行调换；所述对应连接输出端为上一级逻辑门中的与所述输入端对应连接的输出端。

进一步地，所述逻辑门包括与非门、或非门、异或门、同或门以及基于静态互补逻辑且存在串联支路的组合逻辑门电路。

进一步地，所述mosfet包括平面mosfet、鳍式场效应晶体管、纳米线场效应管、纳米片场效应管和负电容晶体管；

进一步地，所述tfet包括平面结构tfet、鳍式结构tfet和纳米线结构tfet。

根据本申请实施例的另一个方面，提供一种一种逻辑电路的设计装置，包括：

设计模块，用于设计并生成初始的mosfet-tfet混合逻辑电路；所述mosfet-tfet混合逻辑电路包括若干逻辑门；

替换模块，用于在所述初始的mosfet-tfet混合逻辑电路的串联支路中，用mosfet替换第一类tfet；所述第一类tfet直接接地或电源且不与所述逻辑门的输出端直接连接。

进一步地，所述替换模块还用于将用mosfet替换第一类tfet后的所述串联支路中的其余tfet中的至少一个tfet替换为mosfet。

进一步地，所述装置还包括：

第一调整模块，用于将用mosfet替换第一类tfet后的逻辑电路调整为静态待命状态；

第二调整模块，用于将处于所述静态待命状态的逻辑电路中的第一级逻辑门调整为预设定的逻辑输入状态；

获取模块，用于获取所有逻辑门的静态输入偏置状态信息；

确定模块，用于根据所述静态输入偏置状态信息，确定第一类逻辑门；所述第一类逻辑门为由mosfet决定漏电状态的逻辑门；

调换模块，用于将所述第一类逻辑门的至少两个输入端的对应连接输出端进行调换；所述对应连接输出端为上一级逻辑门中的与所述输入端对应连接的输出端。

根据本申请实施例的另一个方面，提供一种非临时性计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行，以实现所述的逻辑电路的设计方法。

本申请实施例的其中一个方面提供的技术方案可以包括以下有益效果：

本申请实施例提供的逻辑电路的设计方法，通过用mosfet替换初始逻辑电路的串联支路中的第一类tfet，克服了tfet在串联支路中造成的电流衰减过大的缺陷，第一类tfet即直接接地或电源且不与逻辑门的输出端直接连接的tfet。

本申请的其他特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者，部分特征和优点可以从说明书中推知或毫无疑义地确定，或者通过实施本申请实施例了解。本申请的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示出了本申请的一个实施例的逻辑电路的设计方法流程图；

图2示出了基于混合式mosfet-tfet逻辑门的电路图；

图3示出了图2所示电路中的与非门和或非门的真值表对比图；

图4示出了两输入的与非门的电路图；

图5示出了两输入的或非门的电路图。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，下面结合附图和具体实施例对本申请做进一步说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本申请所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。

如图1所示，本申请的一个实施例提供了一种逻辑电路的设计方法，包括：

s1、设计并生成初始的mosfet-tfet混合逻辑电路；所述mosfet-tfet混合逻辑电路包括若干逻辑门；

例如，在电路设计软件上根据设计需求进行结构设计和功能设计。结构设计即将电路描述成相互连接的若干个典型的逻辑器件，其中逻辑器件包括若干逻辑门。功能设计是通过编写脚本语言来定义输入输出端口及输入输出端口之间的关系，从而实现电路的对应功能。需要注意的是，根据不同的设计需求完成的结构设计可以是不同的。

s2、在所述初始的mosfet-tfet混合逻辑电路的串联支路中，用mosfet替换第一类tfet；所述第一类tfet直接接地或电源且不与所述逻辑门的输出端直接连接。

通过用mosfet替换串联支路中的第一类tfet，克服了tfet在串联支路中造成的电流衰减过大的缺陷。

在某些实施方式中，所述方法还包括：

s3、将用mosfet替换第一类tfet后的所述串联支路中的其余tfet中的至少一个tfet替换为mosfet。通过用mosfet替换串联支路中其余的tfet，克服了tfet在串联支路中造成的电流衰减过大的缺陷。

进一步地，为了克服mosfet造成的漏电过多的问题，在某些实施方式中，所述方法还包括：

s4、将用mosfet替换第一类tfet后的逻辑电路调整为静态待命状态；

s5、将处于所述静态待命状态的逻辑电路中的第一级逻辑门调整为预设定的逻辑输入状态；

s6、获取所有逻辑门的静态输入偏置状态信息；

例如通过逻辑推理计算(例如可以通过eda(电子设计自动化)工具实现)得到所有逻辑门的静态输入偏置状态信息；

s7、根据所述静态输入偏置状态信息，确定第一类逻辑门；所述第一类逻辑门为由mosfet决定漏电状态的逻辑门；

s8、将所述第一类逻辑门的至少两个输入端的对应连接输出端进行调换；所述对应连接输出端为上一级逻辑门中的与所述输入端对应连接的输出端。

经过上述s4-s8的步骤，将处于mosfet漏电为主的状态的逻辑门的泄漏路径截断，使串联支路的漏电流由tfet来决定，tfet关闭后掐住了整个门的漏电，从而使这些逻辑门的漏电取决于超低的tfet关态漏电，大大降低了漏电量，所以整个逻辑电路具有超低的静态功耗。

在某些实施方式中，所述逻辑门包括与非门、或非门、异或门、同或门以及基于静态互补逻辑且存在串联支路的组合逻辑门电路。

在某些实施方式中，所述mosfet包括平面mosfet、鳍式场效应晶体管、纳米线场效应管、纳米片场效应管和负电容晶体管；

在某些实施方式中，所述tfet包括平面结构tfet、鳍式结构tfet和纳米线结构tfet。

本实施例还提供一种逻辑电路的设计装置，包括：

设计模块，用于设计并生成初始的mosfet-tfet混合逻辑电路；所述mosfet-tfet混合逻辑电路包括若干逻辑门；

替换模块，用于在所述初始的mosfet-tfet混合逻辑电路的串联支路中，用mosfet替换第一类tfet；所述第一类tfet直接接地或电源且不与所述逻辑门的输出端直接连接。

在某些实施方式中，所述替换模块还用于将用mosfet替换第一类tfet后的所述串联支路中的其余tfet中的至少一个tfet替换为mosfet。

在某些实施方式中，所述装置还包括：

第一调整模块，用于将用mosfet替换第一类tfet后的逻辑电路调整为静态待命状态；

第二调整模块，用于将处于所述静态待命状态的逻辑电路中的第一级逻辑门调整为预设定的逻辑输入状态；

获取模块，用于获取所有逻辑门的静态输入偏置状态信息；

确定模块，用于根据所述静态输入偏置状态信息，确定第一类逻辑门；所述第一类逻辑门为由mosfet决定漏电状态的逻辑门；

调换模块，用于将所述第一类逻辑门的至少两个输入端的对应连接输出端进行调换；所述对应连接输出端为上一级逻辑门中的与所述输入端对应连接的输出端。

本实施例还提供一种非临时性计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行，以实现所述的逻辑电路的设计方法。

本实施例还提供一种半导体器件，包括通过所述的逻辑电路的设计方法设计得到的逻辑电路，所述半导体器件为采用vi族单质半导体材料制成的或采用ii-vi族、iii-v族、iv-iv族中任一族的二元或三元化合物半导体材料制成的。

在另一实施例中，如图2所示，基于混合式mosfet-tfet逻辑门的电路，对于混合式mosfet-tfet逻辑门，在某些静态输入偏置条件(ina和inb)下存在由串联支路mosfet导致的较大泄漏电流，例如图3所示，令逻辑门的输入a(ina)接mosfet，输入b(inb)接tfet；对于nand，当ina＝0，inb＝1时，逻辑门的静态漏电取决于mosfet；对于nor，当ina＝1，inb＝0时，逻辑门的静态漏电也取决于mosfet；当混合结构的逻辑门组成如图2所示的逻辑电路时，部分逻辑门可能因上述举例的输入条件(ina和inb)而处于较大的漏电状态，漏电量级和mosfet的关态电流相当。

混合式mosfet-tfet逻辑门的电路中的与非门和或非门，如图4和图5所示，分别为两输入的与非门(nand)和或非门(nor)。

(1)nand的两个并联支路使用tfet：tp1和tp2；串联支路中tfettn2的漏端连接输出节点out(即逻辑门的输出端)，mosfetmn1的源端连接地节点(即直接接地)，因此在串联支路上，不存在工作在非线性开启区的tfet，因此不会因它的非线性开启特性导致串联支路的电流急剧衰减。

(2)nor的两个并联支路使用tfet：tn1和tn2；而串联支路上的tfettp2的漏端连接输出节点out，而mosfetmp1的源端连电源节点(即直接接电源)，因此在串联支路上，不存在工作在非线性开启区的tfet，因此不会因它的非线性开启特性导致串联支路的电流急剧衰减。

逻辑电路的设计方法，包括：

(1)针对用mosfet替换第一类tfet后的逻辑电路，在该逻辑电路静态待命状态时，使逻辑网链中的第一级逻辑门处于预设定的逻辑输入状态。

例如图2中的逻辑网链(即逻辑电路)的第一级逻辑门的输入全部设置为逻辑1。第一级逻辑门指的是与电路输入直接相连的逻辑门。

(2)获取所有逻辑门的静态输入偏置状态信息。

例如通过逻辑推理计算(例如可以通过eda(电子设计自动化)工具实现)得到所有逻辑门的静态输入偏置状态信息。

(3)查找逻辑网链中的第一种逻辑门和第二种逻辑门。

其中，在本实施方式中，第一种逻辑门为出现第一输入状态(ina＝0，inb＝1)的与非门(nand)；第二种逻辑门为出现第二输入状态(ina＝1，inb＝0)的或非门(nor)。

(4)调换第一种逻辑门和第二种逻辑门的ina、inb标签(即将ina和inb与上一级逻辑门的对应输出端进行对换)。调换第一类逻辑门和第二类逻辑门的两输入端。

如图3所示，对于nand，调换后的输入状况为ina＝1，inb＝0；对于nor，调换后的输入状况为ina＝0，inb＝1；因此这些逻辑门电路的漏电状况不再由mosfet决定，而是由tfet决定。

由于tfet的漏电量远远低于mosfet，如果某种输入情况下使逻辑门串联支路的mosfet管关闭、tfet开启，那么整个逻辑门漏电就等于mosfet的漏电，而调换标签后变成tfet关闭mosfet开启，最终使串联支路的漏电流由tfet来决定，tfet关闭后掐住了整个门的漏电，所以整个逻辑网链具有超低的静态功耗。

本实施例中的混合式mosfet-tfet逻辑门在传统逻辑门拓扑架构基础上将串联支路中靠近地节点和电源节点的tfet替换为mosfet，一方面剔除了处于上述节点tfet因其非线性开启特性而导致的串联支路电流严重衰减现象，另一方面，具有更高开态电流的mosfet提高了串联支路的电流。另外，本实施例在电路静态时设置电路第一级的固定输入，接着判断内部逻辑门哪些处于mosfet漏电为主的状态，通过调换逻辑门输入标签的方法使其泄漏路径截断，从而使这些逻辑门的漏电取决于超低的tfet关态漏电。

在某些实施方式中，并联支路使用tfet，串联支路靠近地节点和电源节点使用mosfet，串联节点靠近输出节点使用tfet。

在某些实施方式中，逻辑门包括多输入的与非门、或非门、异或门、同或门，以及基于静态互补逻辑的存在串联支路的复杂逻辑门。

在某些实施方式中，mosfet可采用平面mosfet、finfet、nanowire、nanosheet、ncfet等；tfet可采用平面结构、鳍式结构、纳米线结构等多种结构。

需要说明的是：

在此提供的算法和显示不与任何特定计算机、虚拟装置或者其它设备固有相关。各种通用装置也可以与基于在此的示教一起使用。根据上面的描述，构造这类装置所要求的结构是显而易见的。此外，本申请也不针对任何特定编程语言。应当明白，可以利用各种编程语言实现在此描述的本申请的内容，并且上面对特定语言所做的描述是为了披露本申请的最佳实施方式。

在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本申请的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。

类似地，应当理解，为了精简本公开并帮助理解各个发明方面中的一个或多个，在上面对本申请的示例性实施例的描述中，本申请的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本申请要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如下面的权利要求书所反映的那样，发明方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本申请的单独实施例。

本领域那些技术人员可以理解，可以对实施例中的设备中的模块进行自适应性地改变并且把它们设置在与该实施例不同的一个或多个设备中。可以把实施例中的模块或单元或组件组合成一个模块或单元或组件，以及此外可以把它们分成多个子模块或子单元或子组件。除了这样的特征和/或过程或者单元中的至少一些是相互排斥之外，可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述，本说明书(包括伴随的权利要求、摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的的替代特征来代替。

此外，本领域的技术人员能够理解，尽管在此所述的一些实施例包括其它实施例中所包括的某些特征而不是其它特征，但是不同实施例的特征的组合意味着处于本申请的范围之内并且形成不同的实施例。例如，在下面的权利要求书中，所要求保护的实施例的任意之一都可以以任意的组合方式来使用。

本申请的各个部件实施例可以以硬件实现，或者以在一个或者多个处理器上运行的软件模块实现，或者以它们的组合实现。本领域的技术人员应当理解，可以在实践中使用微处理器或者数字信号处理器(dsp)来实现根据本申请实施例的虚拟机的创建装置中的一些或者全部部件的一些或者全部功能。本申请还可以实现为用于执行这里所描述的方法的一部分或者全部的设备或者装置程序(例如，计算机程序和计算机程序产品)。这样的实现本申请的程序可以存储在计算机可读介质上，或者可以具有一个或者多个信号的形式。这样的信号可以从因特网网站上下载得到，或者在载体信号上提供，或者以任何其他形式提供。

应该注意的是上述实施例对本申请进行说明而不是对本申请进行限制，并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本申请可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。

以上所述实施例仅表达了本申请的实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请的保护范围应以所附权利要求为准。