1.一种可重构的复数滤波器，其特征在于，包括结构相同的i、q两路通滤波器，i、q两路低通滤波器通过交叉连接的电阻阵列耦合实现中心频率的搬移，通过修改控制字改变耦合电阻阵列接入的电阻大小可以调整复数滤波器的中心频率值；i路与q路的电路结构相同，每一路包括一个三阶低通切比雪夫i型滤波器以及与三阶低通切比雪夫i型滤波器输出连接的频率自调谐电路；三阶低通切比雪夫i型滤波器包括一个1阶active-rc低通滤波器和一个tow-thomas2型active-rc低通滤波器级联而成，通过调整接入的电阻值改变截止频率以及增益。
2.根据权利要求1所述的一种可重构的复数滤波器，其特征在于，i路三阶低通切比雪夫i型滤波器中，1阶active-rc低通滤波器包括一个全差分运算放大器a1，电阻阵列rarray1、rarray1’、rarray2、rarray2’和电容阵列carray1、carray1’构成，其中rarray1与rarray1’、rarray2与rarray2’、carray1与carray1’完全一样；通过调整电阻阵列rarray2与rarray2’接入的阻值以调节1阶低通滤波器的截止频率，调整电阻阵列rarray1与rarray1’接入的阻值以调节1阶低通滤波器的增益；rarray1一端与所述复数滤波器i支路的低通切比雪夫滤波器同相输入端(viip)相连，一端与运算放大器a1的同相输入端、rarray2、carray1相连；rarray2一端与运算放大器a1的同相输入端、carray1、rarray1相连，另一端与a1的反相输出端、电容c’、tow-thomas2型滤波器的rarray3’相连；carray1一端与a1同相输入端、rarray1、rarray2相连，另一端与a1反相输出端、电容c、tow-thomas2型滤波器的rarray3’相连；rarray1’一端与所述复数滤波器i支路的低通切比雪夫滤波器反相输入端(viin)相连，一端与运算放大器a1的反相输入端、rarray2’、carray1’相连；rarray2’一端与运算放大器a1的反相输入端、carray1’、rarray1’相连，另一端与a1的同相输出端、电容c、tow-thomas2型滤波器的rarray3相连；carray1’一端与a1反相输入端、rarray1、rarray2相连，另一端与a1同相输出端、电容c、tow-thomas2型滤波器的rarray3相连；电容c一端接地，另一端与a1同相输出端、carray1’、rarray2’、tow-thomas2型滤波器的rarray3相连；电容c’一端接地，另一端与a1反相输出端、carray1、rarray2、tow-thomas2型滤波器的rarray3’相连；c和c’是两个相同的、容值很小的电容，用于滤除高频杂波。
3.根据权利要求2所述的一种可重构的复数滤波器，其特征在于，i路三阶低通切比雪夫i型滤波器中，tow-thomas2型active-rc滤波器由两个全差分运算放大器a2、a3，电阻阵列rarray3、rarray3’、rarray4、rarray4’、rarray5、rarray5’、rarray6、rarray6’和电容阵列carray2、carray2’、carray3、carray3’构成，其中rarray3与rarray3’、rarray4与rarray4’、rarray5与rarray5’、rarray6与rarray6’完全一样，电容阵列carray2、carray2’、carray3、carray3’与权利要求2中的carray1、carray1’完全一样；可以通过调整电阻阵列rarray4与rarray4’接入的阻值以调节tow-thomas2型低通滤波器的截止频率，调整电阻阵列rarray3与rarray3’接入的阻值以调节tow-thomas2型低通波器的增益；rarray3一端接a1同相输出端、carray1’、rarray2’、c，一端接a2同相输入端、carray2、rarray4’；rarray3’一端接a1反相输出端、carray1、rarray2、c’，一端接a2反相输入端、carray2’、rarray4；carray2一端接a2正相输入端、rarray3、rarray4’，一端接a2反相输出端、rarray5；carray2’一端接a2反相输入端、rarray3’、rarray4，一端接a2正相输出端、rarray5’；rarray4一端接a2反相输入端、rarray3’、carray2’，另一端接carray3、rarray6、a3反相输出端；rarray4’一端接a2同相输入端、rarray3、carray2，另一端接carray3’、rarray6’、a3同相输出端；rarray5一端接a2反相输出端、carray2，另一端接a3同相输入端、carray3、rarray6；rarray5’一端接a2同相输出端、carray2’，另一端接a3反相输入端、carray3’、rarray6’；rarray6一端接a3同相输入端、carray3、rarray5,另一端接a3反相输出端、rarray4、carray3；rarray6’一端接a3反相输入端、carray3’、rarray5’,另一端接a3同相输出端、rarray4’、carray3’；carray3一端接a3同相输入端、rarray5、rarray6，另一端接a3反相输入端、rarray4、rarray6；carray3’一端接a3反相输入端、rarray5’、rarray6’，另一端接a3同相输入端、rarray4’、rarray6’；运算放大器a2正相输入端接carray2、rarray3、rarray4’，反向输入端接carray2’、rarray3’、rarray4，正相输出端接carray2’、rarray5’，反相输出端接carray2、rarray5；运算放大器a3正相输入端接carray3、rarray5、rarray6，反向输入端接carray3’、rarray5’、rarray6’，正相输出端接carray3’、rarray6’，反相输出端接carray3、rarray6。
4.根据权利要求3所述的一种可重构的复数滤波器，其特征在于，q路与i路结构相同，通过改变开关阵列控制的电阻耦合方式实现中心频率的搬移；当1_ii+通过电阻耦合到1_qo+,2_ii+通过电阻耦合到2_qo+,3_ii+通过电阻耦合到3_qo+,1_ii-通过电阻耦合到1_qo-,2_ii-通过电阻耦合到2_qo-,3_ii-通过电阻耦合到3_qo-,1_qi+通过电阻耦合到1_io+,2_qi+通过电阻耦合到2_io+,3_qi+通过电阻耦合到3_io+,1_qi-通过电阻耦合到1_io-,2_qi-通过电阻耦合到2_io-,3_qi-通过电阻耦合到3_io-,滤波器中心频率配置在4.092mhz；当1_ii+通过电阻耦合到1_qo-,2_ii+通过电阻耦合到2_qo-,3_ii+通过电阻耦合到3_qo-,1_ii-通过电阻耦合到1_qo+,2_ii-通过电阻耦合到2_qo+,3_ii-通过电阻耦合到3_qo+,1_qi+通过电阻耦合到1_io-,2_qi+通过电阻耦合到2_io-,3_qi+通过电阻耦合到3_io-,1_qi-通过电阻耦合到1_io+,2_qi-通过电阻耦合到2_io+,3_qi-通过电阻耦合到3_io+,滤波器中心频率配置在-4.092mhz。
5.根据权利要求1所述的一种可重构的复数滤波器，其特征在于，频率自调谐电路包括
时钟产生电路(tuning_clk)：用来生成其他电路模块所需要的各种不同频率的时钟信号
积分单元(integrator)：是主滤波器相应元件的复制，具有和主滤波器完全相同的时间常数
电压比较器(voltagecomparator)：用来比较积分器的输出信号和两个基准电压大小，产生相应的使能信号en和选择信号sel；
数字控制单元(counter)：由使能信号en和选择信号sel控制，用来产生控制信号b<4:0>，并将其同时反馈给积分其和需频率校正的滤波器。
6.根据权利要求5所述的一种可重构的复数滤波器，其特征在于，时钟产生电路tuning_clk用来生成其他电路模块所需要的各种不同频率的时钟信号,它的两个输入端由resetin和clkin与外部电路相连，从所述复数滤波器外部输入时钟信号clk和复位信号reset，它的输出端clko(包括clk1o，clk1’o,clk2o，clk2’o)分别与积分器integrator输入端clki(包括clk1i，clk1’i,clk2i，clk2’i)相连，输出端clk3o与数字控制单元counter的输入端clk3i相连；积分器integrator的结构是主滤波器中滤波单元的复制，具有和主滤波器完全一致的时间常数，它的时钟信号输入端clk1i，clk1’i,clk2i，clk2’i分别与时钟产生电路tuning_clk的clk1o，clk1’o,clk2o，clk2’o端相连，输入端ctlin<4:0>端与数字控制单元counter的输出端ctlout<4:0>相连，resetin_i端跟与或门(or2)输出端相连，vout端与电压比较器voltagecomparator的输入端vin相连；电压比较器voltagecomparator用来比较积分器integrator的输出信号和基准信号，并在eno端和selo端产生相应的使能信号en和选择信号sel到数字控制单元的eni、seli端，输入端vin与积分电路的vout端相连，参考电压输入端vrefn和vrefp端与所述滤波器外部的电压源连接，本电路中vrefn和vrefp电压分别被置为0.6v和1.2v；数字控制单元counter由使能信号en和选择信号sel控制，用来产生控制信号b<4:0>，并将其同时反馈给integrator积分器和需频率校正的滤波器以修改其接入的电容值大小；输入端resetin_c，输入复位信号reset，输入端clk3i与时钟产生电路clk3o端相连，eni、seli端分别于电压比较器的eno端和selo端相连，clear端与或门or2的输入端相连，控制字输出端ctlout<4:0>与积分器的ctlin<4:0>端相连，同时也与所述复数滤波器中的控制字输入端相连；或门or2输出端与积分器resetin_i端相连，两输入端分别于外部电路(输入reset)和数字控制单元的clear端相连；当vout端的输出电压vo>1.2v时，sel＝0，en＝0，数字控制单元做加计数，b<4:0>增加1bit；当vo<0.6v时，sel＝1，en＝0，数值控制单元做减计数，b<4：0>减小1bit；当0.6v<vo<1.2v时，sel＝0，en＝1，b<4:0>保持不变。