低噪声全差分高压运算放大器的制作方法

本发明涉及一种高精度全差高压分运算放大器，尤其是一种低噪声全差分高压运算放大器，属于高压运算放大器的技术领域。

背景技术：

高压运算放大器除具有对信号的采集、比较、放大、运算等通常的特性功能外，由于其高压大电流的特点，非常适用于需要小体积、大输出功率的场合，广泛应用于一切末级需要大功率输出的电子装置中，在工业控制系统、通讯、汽车电子、轨道交通、新能源节能、军/民用航空航天、武器装备等各个领域都有广泛的应用。

高压运算放大器一般包括输入级电路、上共源共栅电路、下共源共栅电路以及输出级电路等，输入级电路决定运算放大器的许多重要参数，如输入电压范围、宽带等。高压运算放大器的噪声与输入级电路、上共源共栅电路、下共源共栅电路相关，输入级电路的噪声为n1，上共源共栅电路的噪声为n2，下共源共栅电路的噪声为n3，运算放大器所有内部噪声折合到输入端的总噪声n为：

其中，gm1为输入级电路的跨导，gm2为上共源共栅电路的跨导，gm3为下共源共栅电路的跨导；本技术领域人员可知，跨导与流过的电流呈正比，从而根据上述总噪声的表达式可知，减小流过的电流可以减小相应的噪声。

一般地，输入级电路的电流为i1、上共源共栅电路的电流为i2、下共源共栅电路的电流为i3，i3＝0.5i1+i2。由上述说明可知，对于特定的高压运算放大器，输入级电路的电流i1一般不能调整，否则会导致高压运算放大器的参数变化，因此，将要降低运算放大器的噪声时，只能通过降低上共源共栅电路的电流i2。当通过降低上共源共栅电路的电流i2降低运算放大器的总噪声时，会导致运算放大器的压摆率(sr)减小，继而会影响高压运算放大器使用中的技术指标，甚至会引起使用中更多的匹配问题；因此，目前的高压运算放大器均无法有效降低噪声。

技术实现要素：

本发明的目的是克服现有技术中存在的不足，提供一种低噪声全差分高压运算放大器，其在有效降低噪声的情况下，保持运算放大器的压摆率指标，安全可靠。

按照本发明提供的技术方案，所述低噪声全差分高压运算放大器，包括输入级电路、输出级电路、与所述输出级电路适配连接的上共源共栅电路以及与所述输出级电路适配连接的下共源共栅电路；还包括与输出级电路的差分输出端outn、差分输出端outp适配连接的压摆率保持电路以及能提供输入级电路、输出级电路、上共源共栅电路、下共源共栅电路所需电源的偏置电源电路；通过偏置电源电路减小流过上共源共栅电路的电流时，利用压摆率保持电路能提升经输出级电路的差分输出端outn、差分输出端outp输出电压的压摆率，以使得所述高压运算放大器的压摆率保持稳定。

所述输入级电路包括pmos管pm20以及pmos管pm21，所述pmos管pm20的栅极端与差分输入信号inp连接，pmos管pm21的栅极端与差分输入信号inn连接；所述pmos管pm20的源极端、pmos管pm21的源极端与偏置电源电路内的pmos管pm5的漏极端连接；

所述pmos管pm5的栅极端与偏置电源电路内pmos管pm4的栅极端、pmos管pm1的栅极端、pmos管pm1的漏极端、nmos管nm19的漏极端以及pmos管pm17的栅极端连接；

pmos管pm1的源极端、pmos管pm2的源极端、pmos管pm3的源极端以及上共源共栅电路内的pmos管pm16的源极端、pmos管pm18的源极端、pmos管pm19的源极端均与电压vdd连接，pmos管pm2的栅极端与pmos管pm3的栅极端、pmos管pm4的漏极端以及nmos管nm20的漏极端连接；pmos管pm3的漏极端与pmos管pm5的源极端连接，pmos管pm2的漏极端与pmos管pm4的源极端连接，pmos管pm19的栅极端与pmos管pm18的栅极端、pmos管pm16的栅极端连接、pmos管pm17的漏极端以及nmos管nm10的漏极端连接；

所述nmos管nm19的栅极端、nmos管nm20的栅极端、nmos管nm18的栅极端、nmos管nm17的栅极端、nmos管nm17的漏极端均与偏置电流源的一输出端连接，nmos管nm10的栅极端、nmos管nm14的栅极端、nmos管nm15的栅极端、nmos管nm16的栅极端以及nmos管nm18的漏极端均与偏置电流源的另一输出端连接；nmos管nm18的源极端与nmos管nm16的漏极端连接，nmos管nm19的源极端与nmos管nm15的漏极端连接，nmos管nm20的源极端与nmos管nm14的漏极端连接，pmos管pm20的漏极端与nmos管nm13的漏极端以及nmos管nm13的栅极端连接，pmos管pm21的漏极端与nmos管nm12的漏极端以及nmos管nm12的栅极端连接，nmos管nm10的源极端、nmos管nm12的源极端、nmos管nm13的源极端、nmos管nm14的源极端、nmos管nm15的源极端、nmos管nm16的源极端以及nmos管nm17的源极端均接地，pmos管pm20的漏极端、pmos管pm21的漏极端还与输出级电路连接，pmos管pm18的漏极端以及pmos管pm19的漏极端与输出级电路适配连接。

还包括用于存储输入级电路失调电压的失调电压存储电路，所述失调电压存储电路包括pmos管pm22以及pmos管pm23，pmos管pm22的栅极端与电容c2的一端连接，pmos管pm23的栅极端与电容c1的一端连接，pmos管pm22的漏极端与pmos管pm20的漏极端连接，pmos管pm23的漏极端与pmos管pm21的漏极端连接；电容c1的另一端以及电容c2的另一端均接地；

pmos管pm22的源极端、pmos管pm23的源极端与pmos管pm7的漏极端连接，pmos管pm7的栅极端与pmos管pm5的栅极端连接，pmos管pm7的源极端与pmos管pm6的漏极端连接，pmos管pm6的栅极端与pmos管pm3的栅极端连接，pmos管pm6的源极端与电压vdd连接。

还包括能提供输出级电路所需共模电压的共模电压产生电路，所述共模电压产生电路包括pmos管pm24、pmos管pm25、nmos管nm8以及nmos管nm9；

所述nmos管nm9的栅极端、nmos管nm8的栅极端与nmos管nm18的栅极端连接，nmos管nm9的源极端与nmos管nm10的漏极端、pmos管pm24的漏极端以及pmos管pm25的漏极端连接，nmos管nm9的漏极端与pmos管pm17的漏极端、pmos管pm16的栅极端、pmos管pm18的栅极端以及pmos管pm19的栅极端连接；pmos管pm24的栅极端、pmos管pm25的栅极端与pmos管pm9的漏极端、nmos管nm11的漏极端以及nmos管nm11的栅极端连接，nmos管nm11的源极端接地；

pmos管pm24的源极端与pmos管pm11的漏极端以及输出级电路连接，pmos管pm25的源极端与pmos管pm13的漏极端以及输出级电路连接，nmos管nm8的漏极端与pmos管pm15的漏极端以及下共源共栅电路内nmos管nm7的栅极端、nmos管nm6的栅极端连接、nmos管nm5的栅极端连接；nmos管nm5的源极端、nmos管nm6的源极端以及nmos管nm7的源极端均接地，nmos管nm7的漏极端与nmos管nm8的源极端以及输出级电路连接，nmos管nm5的漏极端、nmos管nm6的漏极端与输出级电路连接；

pmos管pm9的栅极端与pmos管pm5的栅极端、pmos管pm11的栅极端、pmos管pm13的栅极端以及pmos管pm15的栅极端连接，pmos管pm9的源极端与pmos管pm8的漏极端连接，pmos管pm11的源极端与pmos管pm10的漏极端连接，pmos管pm13的源极端与pmos管pm12的漏极端连接，pmos管pm15的源极端与pmos管pm14的漏极端连接，pmos管pm8的源极端、pmos管pm10的源极端、pmos管pm12的源极端以及pmos管pm14的源极端均与电压vdd连接，pmos管pm8的栅极端与pmos管pm3的栅极端、pmos管pm10的栅极端、pmos管pm12的栅极端以及pmos管pm14的栅极端连接。

所述输出级电路包括第一增益放大器以及第二增益放大器，所述第一增益放大器的输入端分别与pmos管pm19的漏极端、pmos管pm18的漏极端、pmos管pm16的漏极端以及pmos管pm17的源极端连接，第一增益放大器的一输出端与pmos管pm28的栅极端连接，第一增益放大器的另一输出端与pmos管pm29的栅极端连接，pmos管pm28的漏极端与pmos管pm26的栅极端以及nmos管nm3的漏极端连接，pmos管pm29的漏极端与pmos管pm27的栅极端以及nmos管nm4的漏极端连接，pmos管pm26的源极端与pmos管pm25的源极端连接，pmos管pm27的源极端与pmos管pm24的源极端连接，pmos管pm26的漏极端以及pmos管pm27的漏极端均接地；

nmos管nm3的栅极端与第二增益放大器的一输出端连接，nmos管nm4的栅极端与第二增益放大器的另一输出端连接，nmos管nm3的源极端与nmos管nm6的漏极端、第二增益放大器的一输入端以及pmos管pm20的漏极端连接，nmos管nm4的源极端与nmos管nm5的漏极端、第二增益放大器的另一输入端以及pmos管pm21的漏极端连接，第二增益放大器的第三输入端与nmos管nm8的源极端以及nmos管nm7的漏极端连接；

pmos管pm28的漏极端、pmos管pm26的栅极端以及nmos管nm3的漏极端相互连接后能形成差分输出端outn，pmos管pm29的漏极端、pmos管pm27的栅极端以及nmos管nm4的漏极端相互连接后能形成差分输出端outp；所述压摆率保持电路包括自举开关电路，所述自举开关电路与差分输出端outn、差分输出端outp适配连接。

所述自举开关电路包括nmos管nm1以及nmos管nm2，所述nmos管nm1的栅极端、nmos管nm1的漏极端以及nmos管nm2源极端与差分输出端outn连接，nmos管nm1的源极端、nmos管nm2的漏极端以及nmos管nm2的栅极端与差分输出端outp连接。

本发明的优点：在输出级电路的差分输出端outn、差分输出端outp间增加压摆率提升电路，通过偏置电源电路减小流过上共源共栅电路的电流时，利用压摆率保持电路能提升经输出级电路的差分输出端outn、差分输出端outp输出电压的压摆率，以使得所述高压运算放大器的压摆率保持稳定，从而在有效降低噪声的情况下，保持运算放大器的压摆率指标，安全可靠。

附图说明

图1为本发明的电路原理图。

附图标记说明：1-偏置电流源、2-第一增益放大电路以及3-第二增益放大电路。

具体实施方式

下面结合具体附图和实施例对本发明作进一步说明。

如图1所示：为例在有效降低噪声的情况下，保持运算放大器的压摆率指标，本发明包括输入级电路、输出级电路、与所述输出级电路适配连接的上共源共栅电路以及与所述输出级电路适配连接的下共源共栅电路；还包括与输出级电路的差分输出端outn、差分输出端outp适配连接的压摆率保持电路以及能提供输入级电路、输出级电路、上共源共栅电路、下共源共栅电路所需电源的偏置电源电路；通过偏置电源电路减小流过上共源共栅电路的电流时，利用压摆率保持电路能提升经输出级电路的差分输出端outn、差分输出端outp输出电压的压摆率，以使得所述高压运算放大器的压摆率保持稳定。

具体地，输入级电路、输出级电路、上共源共栅电路、下共源共栅电路均可以采用现有常用的电路形式，输入级电路、输出级电路、上共源共栅电路、下共源共栅电路间的具体配合实现对差分信号的放大的过程以及原理与现有相一致，具体为本技术领域人员所熟知，此处不再赘述。

本发明实施例中，在输出级电路的差分输出端outn、差分输出端outp间增加压摆率保持电路，通过偏置电源电路能提供输入级电路、输出级电路、上共源共栅电路、下共源共栅电路以及压摆率保持电路工作所需的电源，上共源共栅电路、下共源共栅电路以及输入级电路之间的电流状态关系与本技术技术中的电流关系相一致，即输入级电路的电流为i1、上共源共栅电路的电流为i2、下共源共栅电路的电流为i3，i3＝0.5i1+i2。根据电流的传递关系，通过调整偏置电源电路的参数，能降低流过上共源共栅电路的电流，根据上述说明可知，当流过上共源共栅电路的电流降低时，流过下共源共栅电路的电流也随着降低，根据电流与跨导、以及跨导与噪声的对应关系，从而能降低全差分高压运算放大器的噪声。

根据上述说明可知，流过上共源共栅电路、下共源共栅电路的电流降低后，会导致全差分高压运算放大器的压摆率降低。本发明实施例中，在差分输出端outn、差分输出端outp间增加压摆率保持电路，通过压摆率保持电路能提升经差分输出端outn、差分输出端outp输出电压的压摆率，从而使得高压运算放大器的压摆率保持稳定。具体地，高压运算放大器的压摆率保持稳定具体是指，在降低流过上共源共栅电路、下共源共栅电路电流的情况下，使得高压运算放大器的压摆率与不降低流过上共源共栅电路、下共源共栅电路的相应电流的情况下压摆率相一致，所述压摆率相一致指压摆率可以在所允许的范围内波动，具体允许的范围可以根据实际应用的需求进行设定，具体设定的过程为本技术领域人员所熟知，此处不再赘述。

进一步地，所述输入级电路包括pmos管pm20以及pmos管pm21，所述pmos管pm20的栅极端与差分输入信号inp连接，pmos管pm21的栅极端与差分输入信号inn连接；所述pmos管pm20的源极端、pmos管pm21的源极端与偏置电源电路内的pmos管pm5的漏极端连接；

所述pmos管pm5的栅极端与偏置电源电路内pmos管pm4的栅极端、pmos管pm1的栅极端、pmos管pm1的漏极端、nmos管nm19的漏极端以及pmos管pm17的栅极端连接；

pmos管pm1的源极端、pmos管pm2的源极端、pmos管pm3的源极端以及上共源共栅电路内的pmos管pm16的源极端、pmos管pm18的源极端、pmos管pm19的源极端均与电压vdd连接，pmos管pm2的栅极端与pmos管pm3的栅极端、pmos管pm4的漏极端以及nmos管nm20的漏极端连接；pmos管pm3的漏极端与pmos管pm5的源极端连接，pmos管pm2的漏极端与pmos管pm4的源极端连接，pmos管pm19的栅极端与pmos管pm18的栅极端、pmos管pm16的栅极端连接、pmos管pm17的漏极端以及nmos管nm10的漏极端连接；

所述nmos管nm19的栅极端、nmos管nm20的栅极端、nmos管nm18的栅极端、nmos管nm17的栅极端、nmos管nm17的漏极端均与偏置电流源1的一输出端连接，nmos管nm10的栅极端、nmos管nm14的栅极端、nmos管nm15的栅极端、nmos管nm16的栅极端以及nmos管nm18的漏极端均与偏置电流源1的另一输出端连接；nmos管nm18的源极端与nmos管nm16的漏极端连接，nmos管nm19的源极端与nmos管nm15的漏极端连接，nmos管nm20的源极端与nmos管nm14的漏极端连接，pmos管pm20的漏极端与nmos管nm13的漏极端以及nmos管nm13的栅极端连接，pmos管pm21的漏极端与nmos管nm12的漏极端以及nmos管nm12的栅极端连接，nmos管nm10的源极端、nmos管nm12的源极端、nmos管nm13的源极端、nmos管nm14的源极端、nmos管nm15的源极端、nmos管nm16的源极端以及nmos管nm17的源极端均接地，pmos管pm20的漏极端、pmos管pm21的漏极端还与输出级电路连接，pmos管pm18的漏极端以及pmos管pm19的漏极端与输出级电路适配连接。

本发明实施例中，pmos管pm20以及pmos管pm21构成输入级电路，pmos管pm16、pmos管pm18、pmos管pm19构成上共源共栅电路，pmos管pm1、pmos管pm2、pmos管pm3、pmos管pm4、pmos管pm5、pmos管pm17、nmos管nm17、nmos管nm18、nmos管nm19、nmos管nm20、nmos管nm16、nmos管nm15、nmos管nm14、nmos管nm13、nmos管nm12以及nmos管nm10构成偏置电源电路的一部分。

电压vdd的大小根据实际需要进行选择，具体为本技术领域人员所熟知。偏置电流源1可以采用现有常用的形式，偏置电流源1的两个输出端输出电流大小相同的电流，通过nmos管nm17与偏置电流源1配合能提供nmos管nm18、nmos管nm19、nmos管nm20、nmos管nm16、nmos管nm15、nmos管nm14、nmos管nm13、nmos管nm12以及nmos管nm10等所需的偏置电压，通过pmos管pm1与电压vdd配合能提供pmos管pm2、pmos管pm3、pmos管pm4、pmos管pm5、pmos管pm17所需的偏置电压。

由上述电路可知，nmos管nm18、nmos管nm19、nmos管nm20、nmos管nm16、nmos管nm15、nmos管nm14以及nmos管nm10形成电流镜，上共源共栅电路的电流经pmos管pm17以及nmos管nm10能形成通路，从而控制或调整流过nmos管nm10的电流时，能调整流经上共源共栅电路的电流。本发明实施例中，通过减小流过nmos管nm10的电流，即可减小流经上共源共栅电路的电流，同时，能减小流经下共源共栅电路的电流，达到降低高压运算放大器噪声的目的，具体减少流过nmos管nm10电流的方式以及过程为本技术领域人员所熟知，此处不再赘述。

进一步地，还包括用于存储输入级电路失调电压的失调电压存储电路，所述失调电压存储电路包括pmos管pm22以及pmos管pm23，pmos管pm22的栅极端与电容c2的一端连接，pmos管pm23的栅极端与电容c1的一端连接，pmos管pm22的漏极端与pmos管pm20的漏极端连接，pmos管pm23的漏极端与pmos管pm21的漏极端连接；电容c1的另一端以及电容c2的另一端均接地；

pmos管pm22的源极端、pmos管pm23的源极端与pmos管pm7的漏极端连接，pmos管pm7的栅极端与pmos管pm5的栅极端连接，pmos管pm7的源极端与pmos管pm6的漏极端连接，pmos管pm6的栅极端与pmos管pm3的栅极端连接，pmos管pm6的源极端与电压vdd连接。

本发明实施例中，pmos管pm22的漏极端、pmos管pm23的漏极端还与输出级电路连接，通过pmos管pm22与电容c2配合以及pmos管pm23与电容c1配合，所述失调电压存储电路能检测并存储输入级电路的失调电压，输出级电路能对失调电压存储电路得到的失调电压进行抵消，从而能实现低失调与低温漂的目的。

进一步地，还包括能提供输出级电路所需共模电压的共模电压产生电路，所述共模电压产生电路包括pmos管pm24、pmos管pm25、nmos管nm8以及nmos管nm9；

所述nmos管nm9的栅极端、nmos管nm8的栅极端与nmos管nm18的栅极端连接，nmos管nm9的源极端与nmos管nm10的漏极端、pmos管pm24的漏极端以及pmos管pm25的漏极端连接，nmos管nm9的漏极端与pmos管pm17的漏极端、pmos管pm16的栅极端、pmos管pm18的栅极端以及pmos管pm19的栅极端连接；pmos管pm24的栅极端、pmos管pm25的栅极端与pmos管pm9的漏极端、nmos管nm11的漏极端以及nmos管nm11的栅极端连接，nmos管nm11的源极端接地；

pmos管pm24的源极端与pmos管pm11的漏极端以及输出级电路连接，pmos管pm25的源极端与pmos管pm13的漏极端以及输出级电路连接，nmos管nm8的漏极端与pmos管pm15的漏极端以及下共源共栅电路内nmos管nm7的栅极端、nmos管nm6的栅极端连接、nmos管nm5的栅极端连接；nmos管nm5的源极端、nmos管nm6的源极端以及nmos管nm7的源极端均接地，nmos管nm7的漏极端与nmos管nm8的源极端以及输出级电路连接，nmos管nm5的漏极端、nmos管nm6的漏极端与输出级电路连接；

pmos管pm9的栅极端与pmos管pm5的栅极端、pmos管pm11的栅极端、pmos管pm13的栅极端以及pmos管pm15的栅极端连接，pmos管pm9的源极端与pmos管pm8的漏极端连接，pmos管pm11的源极端与pmos管pm10的漏极端连接，pmos管pm13的源极端与pmos管pm12的漏极端连接，pmos管pm15的源极端与pmos管pm14的漏极端连接，pmos管pm8的源极端、pmos管pm10的源极端、pmos管pm12的源极端以及pmos管pm14的源极端均与电压vdd连接，pmos管pm8的栅极端与pmos管pm3的栅极端、pmos管pm10的栅极端、pmos管pm12的栅极端以及pmos管pm14的栅极端连接。

本发明实施例中，nmos管nm5、nmos管nm6以及nmos管nm7构成下共源共栅电路，nmos管nm8、nmos管nm9、pmos管pm24、pmos管pm25、pmos管pm10、pmos管pm11、pmos管pm12、pmos管pm13、pmos管pm14以及pmos管pm15构成共模电压产生电路。

进一步地，所述输出级电路包括第一增益放大器2以及第二增益放大器3，所述第一增益放大器2的输入端分别与pmos管pm19的漏极端、pmos管pm18的漏极端、pmos管pm16的漏极端以及pmos管pm17的源极端连接，第一增益放大器2的一输出端与pmos管pm28的栅极端连接，第一增益放大器2的另一输出端与pmos管pm29的栅极端连接，pmos管pm28的漏极端与pmos管pm26的栅极端以及nmos管nm3的漏极端连接，pmos管pm29的漏极端与pmos管pm27的栅极端以及nmos管nm4的漏极端连接，pmos管pm26的源极端与pmos管pm25的源极端连接，pmos管pm27的源极端与pmos管pm24的源极端连接，pmos管pm26的漏极端以及pmos管pm27的漏极端均接地；

nmos管nm3的栅极端与第二增益放大器3的一输出端连接，nmos管nm4的栅极端与第二增益放大器3的另一输出端连接，nmos管nm3的源极端与nmos管nm6的漏极端、第二增益放大器3的一输入端以及pmos管pm20的漏极端连接，nmos管nm4的源极端与nmos管nm5的漏极端、第二增益放大器3的另一输入端以及pmos管pm21的漏极端连接，第二增益放大器3的第三输入端与nmos管nm8的源极端以及nmos管nm7的漏极端连接；

pmos管pm28的漏极端、pmos管pm26的栅极端以及nmos管nm3的漏极端相互连接后能形成差分输出端outn，pmos管pm29的漏极端、pmos管pm27的栅极端以及nmos管nm4的漏极端相互连接后能形成差分输出端outp；所述压摆率保持电路包括自举开关电路，所述自举开关电路与差分输出端outn、差分输出端outp适配连接。

本发明实施例中，通过第一增益放大器2、第二增益放大器3能进行所需的增益放大，一般地，第一增益放大器2与第二增益放大器3采用完全相同的电路结构，第一增益放大器2、第二增益放大器3可采用现有常用的电路形式，具体可以根据需要进行选择，此处不再赘述。当存在失调电压存储电路时，失调电压存储电路的pmos管pm22的漏极端、pmos管pm23的漏极端与第二增益放大器3相应的输入端连接，即pmos管pm22的漏极端与pmos管pm20的漏极端连接，pmos管pm23的漏极端与pmos管pm21的漏极端连接。

具体实施时，通过压摆率保持电路采用自举开关电路，利用自举开关电路的特性能实现差分输出端outn、差分输出端outp输出电压压摆率的提升。当然，具体实施时，压摆率保持电路还可以采用其他的电路形式，具体可以根据需要进行选择，只要能实现压摆率的提升，使得所述高压运算放大器的压摆率保持稳定均可。

进一步地，所述自举开关电路包括nmos管nm1以及nmos管nm2，所述nmos管nm1的栅极端、nmos管nm1的漏极端以及nmos管nm2源极端与差分输出端outn连接，nmos管nm1的源极端、nmos管nm2的漏极端以及nmos管nm2的栅极端与差分输出端outp连接。

本发明实施例中，通过nmos管nm1、nmos管nm2构成自举开关电路，差分输出端outn与差分输出端outp间的压差大于0.7v时，nmos管nm1或nmos管nm2导通，从而使得自举开关电路自动接通，使得运算放大器的压摆率迅速变大，实现压摆率提升，从而使得所述高压运算放大器的压摆率保持稳定。