一种精密磁控管灯丝供电电路的制作方法

本实用新型涉及磁控管供电电源技术领域，更具体的是涉及一种精密磁控管灯丝供电电路。

背景技术：

磁控管是一种用来产生微波能的电真空器件，实质上是一个置于恒定磁场中的二极管。管内电子在相互垂直的恒定磁场和恒定电场的控制下，与高频电磁场发生相互作用，把从恒定电场中获得的能量转变成微波能量，从而达到产生微波能的目的。

磁控管由一密封真空管组成，管内有一柱形中心阴极(电子源)，置于一柱形阳极里，电子被静电场吸引流至阳极，沿真空管轴的一稳定磁场使电子偏离其径向路程，绕阴极旋转，产生微波频率的振荡。

磁控管工作时，需要两个电压：灯丝电压和阳极电压。磁控管灯丝通常采用交流供电，在预热期间先以额定灯丝功率加电，待到规定预热时间后，加高压使磁控管正常起振，并将灯丝电源降低至规定工作电压或电流。这种要求对于磁控管连续波工作模式或固定脉冲工作比模式的情况较易实现，但对于要求大范围改变脉冲工作比和调节输出脉冲峰值功率时，就很难精确控制灯丝供电。

对于大范围改变脉冲工作比和调节输出脉冲峰值功率时，若简单处理，则有可能使磁控管灯丝工作于过热或欠热状态，影响稳定的微波输出或使磁控管使用寿命显著缩短。

技术实现要素：

本实用新型的目的在于：为了解决现有的磁控管灯丝电压在要求大范围改变脉冲工作比和调节输出脉冲峰值功率时，难以精确控制，导致磁控管灯丝过热或欠热，缩短磁控管使用寿命的问题，本实用新型提供一种精密磁控管灯丝供电电路。

本实用新型为了实现上述目的具体采用以下技术方案：

一种精密磁控管灯丝供电电路，包括电压调节可控硅u1以及与电压调节可控硅u1输出端连接的灯丝变压器t2，所述电压调节可控硅u1连接220v交流电，灯丝变压器t2与磁控管t1连接，其特征在于：还包括控制处理器，所述控制处理器与电压调节可控硅u1连接，并且还连接有上位机，控制处理器根据上位机发出的微波源脉冲工作比及输出微波峰值功率输出灯丝电流基准信号到电压调节可控硅u1，从而调节电压调节可控硅u1的输出端电压。

进一步的，所述控制处理器包括arm处理器和fpga处理器，所述上位机通过can总线与arm处理器实现通讯，arm处理器通过dspi通信端与fpga处理器实现通讯，由fpga处理器输出灯丝电流基准信号到电压调节可控硅u1；

上位机通过can总线将微波源脉冲工作比及输出微波峰值功率等信息传输到arm处理器，arm处理器通过dspi通信端将上述信息传送给fpga处理器，fpga处理器的灯丝基准信号端口输出灯丝电流基准信号，arm+fpga处理器具有高速的处理能力和强大的内部逻辑编程能力，而且fpga本身属于硬件逻辑编程，不存在单片机程序处理过程汇总程序异常、保护失效等问题，具有更高的可靠性。

进一步的，所述控制处理器依次通过基准跟随运放以及基准缓启动电路与电压调节可控硅u1连接。

进一步的，所述基准缓启动电路由电阻r1和电容c1组成，基准跟随运放包括运算放大器u2，电路具体连接为：控制处理器的输出端连接有电阻r2，电阻r2的另一端连接运算放大器u2的同相输入端3脚，运算放大器u2的反相输入端2脚与其输出端6脚连接，运算放大器u2的输出端6脚连接电阻r1，电阻r1的另一端分别连接电容c1和电压调节可控硅u1的6脚；

控制处理器输出的灯丝电流基准信号经过电阻r2传入运算放大器u2，经过运算放大器u2跟随后，由运算放大器u2的6脚输出到基准缓启动电路，最后输入到电压调节可控硅u1的6脚，缓启动时间由电阻r1的阻值和电容c1的电容量决定，计算式为s＝3*r1*c1，即灯丝电流基准信号由0v经过3*r1*c1的时间到达灯丝电流的设置值，实现缓启动。

进一步的，所述灯丝变压器t2的原边与电压调节可控硅u1连接，灯丝变压器t2的副边与磁控管t1灯丝连接。

本实用新型的工作原理为：

220v交流电加到电压调节可控硅u1后连接灯丝变压器t2，经过灯丝变压器t2降压后送到磁控管t2为磁控管t2灯丝提供工作电压；

磁控管t2灯丝电流大小由上位机根据微波源的脉冲工作比和输出微波峰值功率按灯丝电流曲线给出灯丝电流基准信号，从而通过控制处理器调节电压调节可控硅u1的输出端电压，实现对灯丝电流的精确控制。

本实用新型的有益效果如下：

1、本实用新型通过上位机根据微波源的脉冲工作比和输出微波峰值功率按灯丝电流曲线给出灯丝电流基准信号，从而通过控制处理器调节电压调节可控硅u1的输出端电压，实现对灯丝电流的精确控制。

2、本实用新型的磁控管t1灯丝电流采用恒流控制，自动实现缓启动，并根据脉冲工作比和输出微波峰值功率按灯丝电流曲线精确控制。

3、本实用新型采用arm+fpga处理器，具有高速的处理能力和强大的内部逻辑编程能力，而且fpga本身属于硬件逻辑编程，不存在单片机程序处理过程汇总程序异常、保护失效等问题，具有更高的可靠性。

附图说明

图1是本实用新型的方框示意图。

图2是本实用新型的电路原理示意图。

图3是本实用新型控制处理器通讯示意图。

具体实施方式

为了本技术领域的人员更好的理解本实用新型，下面结合附图和以下实施例对本实用新型作进一步详细描述。

实施例1

如图1和图2所示，本实施例提供一种精密磁控管灯丝供电电路，包括型号为dty-h220d10p的电压调节可控硅u1、与电压调节可控硅u1输出端连接的灯丝变压器t2以及控制处理器，灯丝变压器t2要求输出为ac220v，输出为4v22a，所述电压调节可控硅u1的3脚和4脚连接220v交流电，所述灯丝变压器t2的原边与电压调节可控硅u1的1脚和2脚连接，灯丝变压器t2的副边与磁控管t1灯丝连接，所述控制处理器与电压调节可控硅u1连接，并且还连接有上位机，控制处理器根据上位机发出的微波源脉冲工作比及输出微波峰值功率输出灯丝电流基准信号到电压调节可控硅u1，从而调节电压调节可控硅u1的输出端电压；

如图3所示，所述控制处理器包括arm处理器和fpga处理器，本实施例中arm处理器型号为stm32f103zet6，fpga处理器型号为ep4ce15e22c8，所述上位机通过can总线与arm处理器实现通讯，arm处理器通过dspi通信端与fpga处理器实现通讯，由fpga处理器输出灯丝电流基准信号到电压调节可控硅u1；

上位机通过can总线将微波源脉冲工作比及输出微波峰值功率等信息传输到arm处理器，arm处理器通过dspi通信端将上述信息传送给fpga处理器，fpga处理器的灯丝基准信号端口输出灯丝电流基准信号，arm+fpga处理器具有高速的处理能力和强大的内部逻辑编程能力，而且fpga本身属于硬件逻辑编程，不存在单片机程序处理过程汇总程序异常、保护失效等问题，具有更高的可靠性。

实施例2

如图2所示，本实施例在实施例1的基础之上进一步优化，具体是：

所述控制处理器依次通过基准跟随运放以及基准缓启动电路与电压调节可控硅u1连接，所述基准缓启动电路由电阻r1和电容c1组成，基准跟随运放包括型号为ca3140a的运算放大器u2，电路具体连接为：控制处理器的输出端即fpga处理器的灯丝基准信号端口连接有电阻r2，电阻r2的另一端连接运算放大器u2的同相输入端3脚，运算放大器u2的反相输入端2脚与其输出端6脚连接，运算放大器u2的输出端6脚连接电阻r1，电阻r1的另一端分别连接电容c1和电压调节可控硅u1的6脚；

控制处理器输出的灯丝电流基准信号经过电阻r2传入运算放大器u2，经过运算放大器u2跟随后，由运算放大器u2的6脚输出到基准缓启动电路，最后输入到电压调节可控硅u1的6脚，缓启动时间由电阻r1的阻值和电容c1的电容量决定，计算式为s＝3*r1*c1，即灯丝电流基准信号由0v经过3*r1*c1的时间到达灯丝电流的设置值，实现缓启动。

以上所述，仅为本实用新型的较佳实施例，并不用以限制本实用新型，本实用新型的专利保护范围以权利要求书为准，凡是运用本实用新型的说明书及附图内容所作的等同结构变化，同理均应包含在本实用新型的保护范围内。