高压滤波器组件的制作方法

本文所述实施例总体上涉及半导体制造中使用的等离子体处理腔室。

背景技术：

相关技术说明

可靠地生产高深宽比特征是对于下一代超大规模集成(vlsi)和极大规模集成(ulsi)半导体元件的关键技术挑战之一。形成高深宽比特征的一种方法使用等离子体辅助蚀刻工艺(诸如反应离子蚀刻(rie)等离子体工艺)以在基板的材料层(诸如介电层)中形成高深宽比开口。在典型的rie等离子体工艺中，等离子体形成在rie处理腔室中，并且将来自等离子体的离子朝向基板表面加速，以在基板表面上形成的掩模层下方设置的材料层中形成开口。

当前等离子体处理腔室与工艺的挑战包括在等离子体处理期间控制临界尺寸均匀性，这要求以受控的方式加热静电卡盘组件。嵌入在介电材料中的多区域加热组件用于加热静电卡盘组件。典型的反应离子蚀刻(rie)等离子体处理腔室包括射频(rf)偏压发生器、金属底板，射频(rf)偏压发生器将rf电压供应到“功率电极(powerelectrode)”，金属底板嵌入在基板支撑组件中，所述金属底板更常被称为“阴极”。功率rf偏压电极经由介电材料(例如，陶瓷材料)层电容耦接至多区域静电卡盘加热组件，介电材料层为esc组件的一部分。功率电极与多区域静电卡盘加热之间的强电容耦接为大量rf电流流向接地提供路径，这导致rf偏压波形的加载和rf功率的损失。从rf驱动的部件到接地的硬件部件的不期望地大的rf电流可能导致许多不期望的效果，这包括减少可以有效地提供给功率电极的rf功率的量(即，降低rf传输效率)，可能产生人员安全问题，并且可能对辅助电气和硬件部件造成不希望的损坏。当提供给功率电极的rf功率包括宽范围的rf频率时，防止这些不期望效果的能力变得更加难以实现。大部分传统的rf滤波技术被调谐以阻挡从rf功率提供的窄范围频率，以防止生成的rf能量损坏连接到rf驱动的电路的外部电气部件和辅助电气部件。随着半导体元件的深宽比变得更高，需要更高的离子能量来蚀刻这些特征。为了实现更高的离子能量，趋势是转向更低的频率和更高的功率，这使得滤波器设计更具挑战性。具体而言，可以使用低频且具有宽频谱的成形dc脉冲，这是使用传统滤波设计所最难滤波的。

因此，需要最小化和/或防止不期望地大的rf电流通过一个或多个接地的腔室硬件部件输送到接地的设备和方法。

技术实现要素：

在一个示例中，公开了一种滤波器组件。滤波器组件包括多个阻抗产生元件，所述多个阻抗产生元件在滤波器组件的输入端与输出端之间以串联方式电耦接。滤波器组件进一步包括第一接地阻抗产生元件。滤波器组件进一步包括第二接地阻抗产生元件。阻抗产生元件通过第一导电引线和第二导电引线以串联方式电耦接在一起。阻抗产生元件各自包括共模扼流圈，所述共模扼流圈是通过将第一导电引线和第二导电引线围绕环形芯缠绕来形成的。第一接地阻抗产生元件耦接至接地并在两个相邻定位的串联连接的阻抗产生元件之间的一点处耦接至第一导电引线。第二接地阻抗产生元件耦接至接地并在两个相邻定位的串联连接的阻抗产生元件之间的一点处耦接至第二导电引线。

在另一个实施例中，公开了一种等离子体处理腔室。等离子体处理腔室包括设置在基板支撑件内的偏压电极。偏压电极配置为由功率发生器驱动。等离子体处理腔室进一步包括导电元件，所述导电元件设置在基板支撑件内并且定位成与偏压电极相距一定距离。等离子体处理腔室进一步包括滤波器组件。滤波器组件包括多个阻抗产生元件，所述多个阻抗产生元件在滤波器组件的输入端与输出端之间以串联方式电耦接。滤波器组件进一步包括第一接地阻抗产生元件。滤波器组件进一步包括第二接地阻抗产生元件。阻抗产生元件通过第一导电引线和第二导电引线以串联方式电耦接在一起。阻抗产生元件各自包括共模扼流圈，所述共模扼流圈是通过将第一导电引线和第二导电引线围绕环形芯缠绕来形成的。第一接地阻抗产生元件耦接至接地并在两个相邻定位的串联连接的阻抗产生元件之间的一点处耦接至第一导电引线。第二接地阻抗产生元件耦接至接地并在两个相邻定位的串联连接的阻抗产生元件之间的一点处耦接至第二导电引线。第一导电引线和第二导电引线将导电元件连接到外部电气部件。

附图说明

为了能够详细理解本公开的上述特征的方式，可参考实施例获得以上简要概述的本公开的更具体描述，这些实施例中的一些在附图中示出。然而，应注意，附图仅示出了本公开的典型实施例，并且因此不应视为对本公开范围的限制，因为本公开可允许其他等效的实施例。

图1是根据一个实施例的配置为实践本文描述的方法的示例处理腔室的示意性截面图。

图2是根据一个实施例的基板支撑组件的示例的示意性截面图。

图3是根据一个实施例的滤波器组件的示意图，所述滤波器组件耦接至设置在等离子体处理腔室内的一个或多个电气部件。

图4是根据一个实施例的滤波器组件的示意图，所述滤波器组件耦接至设置于设置在等离子体处理腔室内的脉冲直流功率输送系统内的一个或多个电气部件。

为便于理解，在可能的情况下，使用相同的附图标记表示附图中相同的元件。可以预期的是，一个实施例中的元件与特征可有益地并入其他实施例中而无需进一步叙述。

具体实施方式

本文描述的实施例适用于在所有类型的等离子体辅助的或等离子体增强的处理腔室中使用，并且还适用于基板的等离子体辅助的或等离子体增强的处理的方法。更具体地，本公开的实施例包括宽带频率滤波器组件，在本文中也称为滤波器组件，所述宽带频率滤波器组件被配置为减少和/或防止rf泄漏电流通过与rf驱动的部件和接地直接或间接电耦接的其他电气部件从一个或多个rf驱动的部件传送到接地。

图1是根据一个实施例的配置为通过使用源组件140在处理腔室100的处理容积106内执行等离子体工艺的处理腔室100的示意性截面图。在此实施例中，处理腔室100是等离子体处理腔室，诸如反应离子蚀刻(rie)等离子体腔室。在一些其他实施例中，处理腔室是等离子体增强的沉积腔室，例如等离子体增强的化学气相沉积(pecvd)腔室，等离子体增强的物理气相沉积(pepvd)腔室或等离子体增强的原子层沉积(peald)腔室。在一些其他实施例中，处理腔室是等离子体处置(treatment)腔室或基于等离子体的离子注入腔室，例如等离子体掺杂(plad)腔室。本文中，如图1所示，处理腔室100包括源组件140，源组件140包括通过rf匹配电路141电耦接至射频(rf)电源142的电感耦接等离子体(icp)源。在其他实施例中，源组件140是电容耦接等离子体(ccp)源，诸如设置在面向基板支撑件111的处理容积106中的源电极(未示出)，其中源电极电耦接至rf电源(未示出)。

处理腔室100包括腔室主体102，腔室主体102包括腔室盖123、一个或多个侧壁122和腔室基部124，腔室盖123、一个或多个侧壁122和腔室基部124界定处理容积106。穿过腔室盖123设置的气体入口116用于将一种或多种处理气体从处理气体源120提供到处理容积106，处理气体源120与处理容积106流体连通。本文中，电源142配置为点燃并维持来自处理气体的处理等离子体107，包括设置在处理容积106的外部靠近腔室盖123的一个或多个感应线圈104。电源142用于使用处理气体和由感应线圈104和rf电源142产生的电磁场来点燃和维持等离子体107。处理容积106通过真空出口127流体耦接至一个或多个专用真空泵，所述一个或多个专用真空泵将处理容积106维持在低于大气压的条件并从处理容积106中抽空处理气体和/或其他气体。设置在处理容积106中的基板支撑组件117被设置在支撑轴138上，支撑轴138密封地延伸穿过腔室基部124。

基板110通过一个或多个侧壁122中的一个侧壁122中的开口(未示出)装载到处理容积106中以及从处理容积106中移除，在基板110的等离子体处理期间用门或阀(未示出)密封所述开口。本文中，将基板110传送到基板支撑件111的接收表面115(例如，基板支撑表面)以及从基板支撑件111的接收表面115(例如，基板支撑表面)传送基板110，基板支撑件111可包括使用升降杆系统(未示出)的esc基板支撑件111a。

基板支撑件111包括支撑件基部111b和与支撑件基部111b热耦接并设置在支撑件基部111b上的esc基板支撑件111a。支撑件基部111b通过绝缘板111c和接地板137与腔室基部124电隔离，接地板137插入在绝缘板111c与腔室基部124之间。通常，在基板处理期间，支撑件基部111b用于调节esc基板支撑件111a和设置在esc基板支撑件111a上的基板110的温度。在一些实施例中，支撑件基部111b包括设置在支撑件基部111b中的一个或多个冷却通道(未示出)，所述一个或多个冷却通道流体耦接至冷却剂源(未示出)并与冷却剂源流体连通，所述冷却剂源诸如具有相对高电阻的制冷剂源或水源。本文中，支撑件基部111b由耐腐蚀的导热材料形成，诸如耐腐蚀的金属，例如铝、铝合金或不锈钢，并且支撑件基部111b用黏合剂或通过机械手段热耦接至基板支撑件。

通常，esc基板支撑件111a由介电材料形成，诸如块状烧结陶瓷材料，诸如耐腐蚀金属氧化物或金属氮化物材料，例如氧化铝(al2o3)、氮化铝(aln)、氧化钛(tio)、氮化钛(tin)、氧化钇(y2o3)、以上各项的混合物或以上各项的组合。在本文的一些实施例中，esc基板支撑件111a进一步包括嵌入在esc基板支撑件111a的介电材料中的偏压电极112。在一种配置中，偏压电极112是卡紧极(chuckingpole)，卡紧极用于将基板110固定(卡紧)到esc基板支撑件111a的接收表面115并使基板110相对于处理等离子体107偏置。通常，偏压电极112由一个或多个导电零件形成，诸如一个或多个金属网、箔、板或其组合。本文中，偏压电极112使用电导体(诸如传输线151)电耦接至高压模块155，高压模块155向偏压电极112提供卡紧电压，诸如在约-5000v至约5000v之间的静态dc电压。

在一些实施例中，esc基板支撑件111a包括加热器元件113，诸如嵌入在esc基板支撑件111a的介电材料中的电阻加热元件。由于由通过一个或多个导电元件114传输的ac功率产生的电阻加热，加热器元件113用于通过使用ac电源165来在esc基板支撑件111a内生成热量，一个或多个导电元件114嵌入在用于形成esc基板支撑件111a的材料内。在一个实施例中，一个或多个导电元件114与偏压电极112间隔开一定距离，并且因此不直接连接至偏压电极112。如将结合图2进一步讨论的，加热器元件113可包括多个加热区域，诸如包括第一导电元件114a的内部加热器区域113a以及包括第二导电元件114b的外部加热器区域113b。

在处理腔室100的一个实施例中，滤波器组件160设置在ac电源165与一个或多个导电元件114之间，以防止从rf偏压的偏压电极112提供给一个或多个导电元件114的任何rf泄漏流入到ac电源165中并损坏ac电源165的内部部件和/或对处理工具的使用者造成不安全的状况。滤波器组件160的配置在下面更详细地讨论。

偏压电极112通过esc基板支撑件111a的介电材料层与esc基板支撑件111a的基板接收表面115间隔开，并且因此与基板110间隔开。通常，介电材料层的厚度在约0.1mm至约1mm之间，诸如在约0.1mm至约0.5mm之间，例如约0.3mm。本文中，偏压电极112使用外部导体(诸如传输线151)电耦接至功率发生器150。功率发生器150可以是直流(dc)功率发生器、低频rf功率发生器或成形脉冲dc偏压功率发生器。以下进一步描述脉冲直流(dc)功率发生器的一种形式。可以选择在偏压电极112与基板接收表面115之间形成的介电材料和层的厚度，使得介电材料层的电容c3(图2)在约5nf至约12nf之间，例如在约7nf至约10nf之间。

处理腔室100进一步包括系统控制器134。本文中的系统控制器134包括中央处理单元(cpu)、存储器和支持电路。系统控制器134用于控制用于处理基板110的包括本文所述的基板偏置方法的工艺序列。cpu是配置用于在工业设置中使用以用于控制处理腔室和与其相关的子处理器的通用计算机处理器。本文所述的存储器包括随机存取存储器、只读存储器、软盘或硬盘驱动器，或其他形式的数字存储(本地的或远程的)。支持电路以常规方式耦接到cpu并且包括高速缓存、时钟电路、输入/输出子系统、电源等及其组合。软件指令和数据可被编码并储存在存储器内，以用于对cpu中的处理器下指令。系统控制器134可读的程序(或计算机指令)确定处理腔室100中的部件可执行哪些任务。优选地，系统控制器134可读的程序包括代码，所述代码在由处理器执行时执行与监控和执行本文所述的电极偏压方案相关的任务。程序将包括用于控制处理腔室100内的各种硬件和电气部件以执行用于实施本文所述的电极偏压方案的各种工艺任务和各种工艺序列的指令。

图2是图1所示的基板支撑件111和各种支撑电气部件的部分的示意性侧视截面图。如之前所讨论的，嵌入在esc基板支撑件111a内的加热器元件113包括多个加热区域，诸如包括第一导电元件114a的内部加热器区域113a和包括第二导电元件114b的外部加热器区域113b。第一导电元件114a的第一侧耦接至第一导电引线211，并且第一导电元件114a的第二侧耦接至第二导电引线212。第一导电引线211和第二导电引线212通过第一滤波器组件160a连接到第一电源165a。类似地，第二导电元件114b的第一侧耦接至第一导电引线221，并且第二导电元件114b的第二侧耦接至第二导电引线222。第一导电引线221和第二导电引线222通过第二滤波器组件160b连接到第二电源165b。尽管图2包括第一电源165a和第二电源165b，但是此配置不旨在限制本文所提供的本公开的范围，因为可以使用任何数量的功率输送元件来分别控制输送到第一加热元件114a和第二加热元件114b的功率。电源165或电源165a和电源165b、以及导电元件114或第一导电元件114a和第二导电元件114b通常配置为产生在约5000瓦至约15,000瓦之间的功率以将基板支撑件111加热至期望的温度。因此，在一个示例中，电源165或电源165a和电源165b配置为在208伏特的电压下输送在约5000瓦至约15000瓦之间的功率，并且因此导电引线211、212、221和222通常需要大规格的导线，诸如至少10awg至14awg的屏蔽线。在一个实施例中，导电引线211、212、221和222包括具有大于或等于14awg的截面积的导线。

在操作期间，功率发生器150配置为向偏压电极112提供纳秒dc脉冲，或在一些配置中，配置为向偏压电极112提供rf功率，偏压电极112通过多个串联电容电容耦接至等离子体107，所述多个串联电容可以包括esc电容c3和基板电容c2。由于所形成的等离子体以及在腔室壁处和基板110上形成的等离子体壳层，等离子体107通常将具有阻抗zp，阻抗zp包括一系列复阻抗。静电卡盘中的介电层和基板110(例如，具有>10nf的电容c2的0.8mm厚的掺杂硅平板)将偏压电极112与等离子体107分开，并在图2中的电路中由电容器c3和c2表示。因为基板电容c2通常非常大(>10nf)，或者基板可以是导电的(无限电容)，因此串联电容主要由实际的esc电容c3(例如，～6.8nf)来确定。偏压电极112还将电容耦接到第一导电元件114a和第二导电元件114b，如图2中分别由电容c4和c5表示的。偏压电极112与第一导电元件114a和第二导电元件114b的电容耦接将导致rf泄漏电流(或在本文中也称为噪声电流)通过导电引线211、212、221和222行进到它们各自的第一滤波器组件160a和第二滤波器组件160b。因此，第一滤波器组件160a和第二滤波器组件160b被定位并配置为滤除这些不想要的rf泄漏电流，以便防止所生成的rf电流损坏电源165a和电源165b中的任一个和/或引起人员安全问题。

图3是根据一个实施例的耦接在导电元件114与设置在等离子体处理腔室内的电源165之间的滤波器组件160(图1)的示意图。图4是根据一个实施例的滤波器组件160的示意图，滤波器组件160耦接在导电元件114与设置在等离子体处理腔室100内的电源165之间。如上文讨论的，滤波器组件160被定位和配置为防止从偏压电极112传递到导电元件114的rf泄漏电流到达电源165。滤波器组件160包括多个阻抗产生元件zi，多个阻抗产生元件zi经由导电引线211和导电引线212在输入端201与输出端202之间连接在一起。滤波器组件160还包括接地阻抗元件305，接地阻抗元件305连接到接地并且在位于连接的阻抗产生元件中的最后两个(诸如图3中的阻抗产生元件z4和z5)之间的一点处连接到导电引线211或导电引线212。

在一个实施例中，如图3和图4所示，多个阻抗产生元件包括经由导电引线211和导电引线212串联连接的五个阻抗产生元件z1、z2、z3、z4和z5。一般来说，多个阻抗产生元件包括至少两个阻抗产生元件，其各自至少包括电感元件(l)。如图4所示，阻抗产生元件中的每一者包括“真实的(real)”电感元件(l)，所述电感元件(l)包括绕组中的导线的电阻(r)并且具有自电容(c)。接地阻抗元件305将包括在导电引线211或导电引线212中的一者与接地之间串联连接的电容元件(c)和电阻元件(r)。将会注意到，出于建模目的，图4中所示的接地阻抗元件305中发现的电感(l17)已经被添加以考虑到连接电容元件和电阻元件的接线的绕组，并且因此不是添加的离散元件。在一个实施例中，多个阻抗产生元件中的每一者的阻抗从靠近输入端201的第一阻抗产生元件z1到接地阻抗元件305之前的阻抗产生元件(例如，图3中的阻抗产生元件z4)增加。在一个示例中，阻抗产生元件的阻抗增加(例如，电感元件l1<l2<l3<l4)，而最后的阻抗产生元件z5的阻抗高于元件305的阻抗。在一个实施例中，阻抗产生元件中的每一者中的电感元件(l)增加，使得l10＜l11＜l12＜l13，如图4所示。

在另一个实施例中，串联连接的阻抗产生元件中的至少两个的阻抗具有相同的阻抗值。在一个示例中，第一阻抗产生元件z1和第二阻抗产生元件z2各自具有第一阻抗值，并且第三阻抗产生元件z3和第四阻抗产生元件z4各自具有与第一阻抗值不同的第二阻抗值。在此示例中，第一阻抗值优选地小于第二阻抗值。

在一些实施例中，阻抗产生元件zi各自包括共模扼流圈，所述共模扼流圈是通过将导电引线211和导电引线212以“共模”配置围绕环形芯缠绕来形成的。在一个示例中，环形芯是包含环形铁氧体的芯，但是所述芯也可以由其他高磁导率材料制成。在共模绕组配置中，rf泄漏电流(噪声电流)在相同方向(即，从输入端201到输出端202)上在导电引线211和导电引线212两者上行进，而从电源165提供以在导电元件114中生成热量的ac电流在相对于环形线圈上的导电引线211和导电引线212的缠绕方向的相反方向上流动。共模扼流圈中的两个或更多个绕组布置成使得共模电流产生与共模电流中的任何增加相反的磁场。在一个实施例中，通过改变绕组的匝数、选择包含具有不同磁导率(μ)的材料的环形线圈和/或以上两者来调整阻抗产生元件的阻抗。据信，通过包括各自与滤波器组件160具有不同的阻抗的多个阻抗产生元件，可以有效地消除或最小化沿着导电引线211和导电引线212行进的噪声电流(rf泄漏电流)，使得附接的电气部件(例如，电源165)不受rf泄漏的影响。阻抗产生元件的不同阻抗用于阻挡具有不同频率的rf泄漏电流。在一个示例中，具有各自具有增大的电感(l)的阻抗产生元件的滤波器组件160将倾向于首先阻挡较高频率的噪声电流，然后随着噪声电流通过每个连续的阻抗产生元件zi从输入端201传递到输出端202而递增地(incrementally)阻挡具有降低频率的噪声电流。

接地阻抗元件305配置为具有期望的rc值，并且最后一个阻抗元件(例如，z5)被尺寸设计为使得它们将使在导电引线211或导电引线212上流动的任何剩余的噪声电流流到接地。在一个实施例中，最后一个阻抗元件(例如，z5)是包括由高磁导率材料形成的环形芯的共模扼流圈，所述高磁导率材料的磁导率(μ)比用于在至少第一阻抗产生元件z1中形成环形芯的材料的磁导率(μ)更高。一般来说，通过选择期望数量的阻抗产生元件及其阻抗以有效地阻挡横跨频率范围提供的全部(多个)rf泄漏电流，通过接地阻抗元件305流到接地的电流量将是小的，并且因此避免被提供到接地的泄漏电流的任何问题。在一个实施例中，期望数量的阻抗产生元件和(多个)接地阻抗元件305的配置的组合用于将通过接地阻抗元件305传递的输出电流限制到小于150ma。

如上所述，图4是在导电元件114与电源165之间耦接的滤波器组件160的示意图，电源165设置在等离子体处理腔室100内。在此示例中，功率发生器150是脉冲偏压发生器，其用于在偏压电极112处建立脉冲电压波形以改变等离子体107的特性。偏压电极112通过esc组件内的介电材料的薄层(例如，形成电容c3的薄介电层)来与基板分离。功率发生器150配置为产生脉冲电压偏压方案，所述脉冲电压偏压方案使得能够在基板110之上维持接近恒定的等离子体壳层电压达基板处理时间的约90％，这产生了单个(窄)峰值离子能量分布函数(iedf)。

从功率发生器150提供的脉冲电压偏压方案的示例可以包括：在内部功率发生器开关s处于闭合(开启(on))位置并维持基本上恒定的正输出电压(等于vm)时的时间间隔期间传输具有幅度vm的输出电压(v0)。电压(vm)可以高达几千伏特(例如，0.1–10kv)。开关保持在闭合(开启)位置并维持基本上恒定的正输出电压的时间间隔被称为“脉冲宽度”，τp，并且τp可以长达数十纳秒(例如，10–100ns)。进而，在开关s转换到闭合(开启)位置之后并实现电压(vm)的时间间隔被称为“上升时间”，τ上升，并且τ上升也可以是几十纳秒(例如，25-50ns)。随着开关从断开位置转换到闭合位置，纳秒脉冲发生器的输出电压逐渐增加，直到输出电压达到电压vm。最后，从开关s从断开(关闭(off))位置转换到闭合(开启)位置(或反之亦然)的两个连续转换之间的时间长度称为“周期”，t，并且t等于脉冲重复频率的倒数，脉冲重复频率可以高达例如400khz。

本文所公开的宽带频率滤波器组件具有优于传统滤波器设计的显著优势，因为本文所公开的宽带频率滤波器组件配置为滤除并最小化在宽频率范围提供的泄漏电流的传递。本文所公开的配置还将最小化提供给偏压电极的脉冲的失真，将传输到在滤波器组件的输出端处的接地的泄漏电流最小化到小于150ma的值，以及由于阻抗产生元件的配置，由各种阻抗产生元件生成的热量将显著低于类似地连接在相同的等离子体处理设备中的传统滤波器设计。如上文讨论的，期望的阻抗产生元件配置细节中的一些将包括但不限于串联连接的阻抗产生元件相对于滤波器组件的输入端的取向、阻抗产生元件中的每一者的接线类型和绕组配置、以及形成阻抗产生元件中的每一者中的环形芯的材料的选择。