一种数字相关多采样模数转换器的制作方法

本发明属于模数转换技术领域，尤其是涉及一种数字相关多采样模数转换器。

背景技术：

cmos图像传感器是成像系统的核心器件，一般由像素阵列、模数转换器(analogtodigitalconverter,adc)、时序控制电路以及一些外围电路构成。对于微光cmos图像传感器来说，能否降低传感器中的噪声是决定微光条件下成像质量的关键因素。在微光下读出电路的产生的随机噪声对总噪声的贡献较大，因此降低微光图像传感器的噪声主要通过抑制其随机噪声来实现。

传统的相关多采样(correlatedmultiplesampling,cms)技术通过对电路输出的信号进行多次采样，抑制电路的随机噪声。一般来说，进行m次采样后，读出电路的随机噪声可以降低到原来的1/m。但是，在传统的相关多采样工作过程中，每增加一次采样次数，adc的转换时间就会增加一倍，从而导致传感器的帧率大幅下降。因此研究新型的相关多采样实现方式减少转换时间对于微光cmos图像传感器的实现具有重要意义。

技术实现要素：

有鉴于此，本发明旨在提出一种数字相关多采样模数转换器，以减少转换时间。

为达到上述目的，本发明的技术方案是这样实现的：

一种数字相关多采样模数转换器，其特征在于：包括斜坡发生器、比较器、计数器、判断模块、寄存器阵列以及数字信号处理单元，其中寄存器阵列包含m个用于存储vrst量化信号的寄存器reg1～regm、m个用于存储vsig量化信号的寄存器regm+1～reg2m和一个临时寄存器regt；

所述比较器的正输入端接像素的输出vfd，比较器的负输入端接斜坡发生器产生的斜坡信号vramp，比较器的输出端vcomp接计数器控制计数器的计数启停；所述计数器的输出接寄存器阵列用于保存数据，同时接判断模块产生斜坡区段判定信号，判断模块输出的判定信号接斜坡发生器控制产生特定形状的斜坡信号vramp，寄存器阵列的输出接数字信号处理模块完成数据整合。

进一步的，所述模数转换器的工作模式如下：

在对vfd输出的vrst量化阶段：用高度为ur个lsb电压的斜坡量化vrstm次；在每次斜坡的量化过程中，当斜坡信号vramp开始下降时计数器开始计数，当vramp小于vfd时，比较器输出vcomp发生跳变，此时计数器停止计数，将此时的计数结果送入寄存器阵列后计数器归零；重复上述量化过程m次，m次的量化结果分别存入寄存器reg1～regm；

在对vfd输出的vsig量化阶段：用高度最大为usi个lsb的斜坡对vrst进行第一次量化，当斜坡信号vramp开始从下降时计数器开始计数，当vramp小于vfd时比较器输出vcomp发生跳变，同时计数器停止计数，将此时的计数结果送入临时寄存器和判断模块；其中，判断模块将量化区间0～[usi-(ur/2)]个lsb电压等长度地分成m个子区间，第i个子区间的下限记为v[i-1]，上限记为v[i]，其中1≤i≤m；

在之后的每一次缩小范围量化过程中，判断模块比较临时寄存器中对应的斜坡电压与v[0]～v[m]的大小关系，若v[i-1]<regt<v[i]，则斜坡的起始点设为v[i]，终止点设为v[i-1]，斜坡从v[i]下降至v[i-1]，斜坡量化高度为usm个lsb；当vramp开始从v[i]下降时计数器开始计数，当vramp小于vfd时比较器输出vcomp发生跳变，同时计数器停止计数并将此时的计数结果送入寄存器阵列后计数器归零；重复上述缩小范围量化过程i次，将vsig量化阶段i个计数结果分别存入寄存器regm+1～regm+i；

最终的量化结果为：

量化结果counter为进行了i次过采样的结果，其中u[i]为电压v[i]对应的理论量化结果。

相对于现有技术，本发明具有以下优势：

(1)本发明利用单斜坡模数转换器实现数字相关多采样时，增加判断模块判断信号出现的范围，修改斜坡的控制策略，只在被量化信号附近较小的范围内进行多次采样量化，避免了传统单斜坡模数转换器进行多次采样时需要耗费大量时间的问题，提高了多采样时模数转换器的转换速率。

附图说明

构成本发明的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1为本发明实施例所述的模数转换器的结构框图；

图2为本发明实施例模数转换器的工作时序图。

具体实施方式

需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。

在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。

下面将参考附图并结合实施例来详细说明本发明。

4t像素在读出过程中像素输出的vfd会先输出复位电压vrst，再输出包含光信号的vsig，如图2中的vfd所示。为了配合4t像素的工作方式，兼具相关多采样的工作模式，并节省相关多采样的量化时间。本发明首先对复位信号进行多次量化，并保留每一次的量化结果；然后在对光强信号进行量化的过程中，采取粗-细两步量化的方式，对vsig进行多次量化，并确定复位信号需要保留的个数，最终的量化结果由多个复位信号与光信号的差值决定。具体的技术方案如下：

图1表示了本发明实施例数字相关多采样模数转换器的结构，包括斜坡发生器、比较器、计数器、判断模块、由2m+1个寄存器组成的寄存器阵列以及数字信号处理单元。

其中比较器的正输入端接像素的输出vfd，比较器的负输入端接斜坡发生器产生的斜坡信号vramp，比较器的输出端vcomp接计数器控制计数器的计数停止，计数器的输出接寄存器阵列保存数据，寄存器阵列包含m个存储vrst量化信号的寄存器(记为reg1～regm，共m个)、m个存储vsig量化信号的寄存器(记为regm+1～reg2m)和一个临时寄存器(记为regt)，同时接到判断模块产生斜坡区段判定信号，判断模块输出的判定信号接斜坡发生器控制产生特定形状的斜坡信号vramp，寄存器阵列的输出接数字信号处理模块完成数据整合。其具体的工作过程如图2所示：

整个adc量化过程都是在主时钟clk控制下，每个时钟周期斜坡幅度变化一个lsb的电压值，同时计数器也在clk控制下发生一个码的变化。

在对vfd输出的vrst量化阶段，此时像素输出vfd＝vrst，用高度为ur个lsb电压的斜坡量化vrstm次，在每次斜坡的量化过程中，斜坡从v1下降到v2，多次量化的斜坡之间vramp维持v1，当vramp开始下降时计数器开始计数，当vramp小于vfd时比较器输出vcomp发生跳变，此时计数器停止计数，将此时的计数结果送入寄存器后计数器归零，依照此方式进行m次，每一次的量化结果分别存入寄存器reg1～regm。

在m次量化vrst结束后，由于像素内传输栅开启，vfd开始下降，在vfd稳定后，vfd＝vsig，用高度最大为usi个lsb的斜坡量化vrst一次，当vramp开始从v1下降时计数器开始计数，当vramp小于vfd时比较器输出vcomp发生跳变，同时计数器停止计数，将此时的计数结果送入寄存器regt和判断模块。将量化区间0～[usi-(ur/2)]个lsb电压等长度地分成m个子区间，第i个区间的下限记为v[i-1]，上限记为v[i]，其中1≤i≤m。判断模块比较regt对应的斜坡电压与v[0]～v[m]的大小关系。若v[i-1]<regt<v[i]，则斜坡的起始点设为v[i]，终止点设为v[i-1]，斜坡从v[i]下降至v[i-1]，斜坡量化高度为usm个lsb，当vramp开始从v[i]下降时计数器开始计数，当vramp小于vfd时比较器输出vcomp发生跳变，同时计数器停止计数，将此过程重复i次，将计数结果分别送入寄存器regm+1到regm+i中。最终的量化结果为：

这一量化结果counter为进行了i次过采样的结果，其中u[i]为电压v[i]对应的理论量化结果。此计算方式根据所述判断模块的判断结果选择性地减去量化vrst结果的个数。

本发明的斜坡高度、斜坡重复次数均可以根据具体图像传感器设计要求来修改，同时根据像素输出方式的不同，还可以采用由低向高变化的斜坡，并且可以兼容应用于先输出vsig后输出vrst的设计中。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。