具有频率加倍逻辑的相频检测器的制作方法

各种实施例的各方面涉及用于根据参考信号生成输出信号的系统和方法。

背景技术：

例如锁相环(pll)频率合成器之类的各种电路通常用于多种用途。此类电路可以用于基于较低频参考时钟来生成频谱清晰的高频时钟。取决于调制器的存在，输出时钟与参考时钟的频率之间的比率可以是整数或非整数，以在每一个时钟周期动态改变分频比。通过连续的整数分频可以在多个时钟周期上实现非整数分频。可以通过相频检测器(pfd)将分频后的时钟的相位与参考时钟的相位进行比较，这会生成具有表示相位误差的持续时间的“上”或“下”脉冲。

含有pll的频率合成器的某些电路被配置成在某一范围的参考频率上操作。可以在参考时钟路径上使用分频器或倍频器(例如，参考倍频器)，使得频率合成器的输入处的参考频率范围不会太宽，以促进一致的pll性能。然而，添加电路系统会负面地影响此类电路系统所需的空间量，并不利地影响设计和生产时间，还会增加操作的复杂性。此外，为适应这种复杂性而添加的逻辑可能难以正确验证和/或调试。例如，在将系统参考时钟分配为差分信号时和/或可能难以有效利用此类信号时，此类方法的实施也会具有挑战性。

技术实现要素：

各种示例实施例旨在解决例如上文提到的问题和/或根据以下公开内容将变得显而易见的其它问题。某些方面涉及一种用于根据参考信号生成输出信号的电路或其布置。在各种实现方式中，pfd用在模拟频率合成器中，并且用于提供其参考频率的倍增。可以利用此类方法来缓解或避免需要在pfd的前面放置附加电路来实现倍增。

在某些示例实施例中，本公开的方面涉及一种包括pfd电路系统的电路的布置，该电路的布置可以被配置成使用其中包括的逻辑电路系统将接收到的参考信号的频率加倍。一旦比较了参考信号和反馈信号，就可以使用由pfd电路生成的方向指示信号校正参考信号与反馈信号之间的任何差异。

在特定示例实施例中，本公开的方面涉及一种设备，该设备具有校正和信号驱动电路、pfd电路和反馈电路。校正和信号驱动电路被配置成就相位和/或频率相对于具有互补差分信号分量的参考信号且响应于方向指示信号生成和校正输出信号。输出信号具有响应于参考信号而交替的逻辑状态，用于表征频率和相位。pfd电路包括逻辑电路系统，该逻辑电路系统被配置成通过根据内部时钟信号已上升和下降的每个逻辑状态来生成和更新方向指示信号，以此响应参考信号和反馈信号。反馈电路被配置成响应于输出信号而生成反馈信号。

在其它特定示例实施例中，本公开的方面针对一种方法，该方法用于响应于方向指示信号，就相位或频率中的至少一个相对于具有互补差分信号分量的参考信号校正输出信号。输出信号具有响应于参考信号而交替的逻辑状态，用于表征频率和相位。利用被配置为pfd电路的一部分的逻辑电路系统，通过根据内部时钟信号已上升和下降的每个逻辑状态来生成和更新方向指示信号，以此响应参考信号和反馈信号。经由反馈电路耦合输出信号以提供反馈信号。

以上讨论/概述并不旨在描述本公开的每个实施例或每一个实现方式。附图和随后的详细描述还举例说明了各种实施例。

附图说明

考虑结合附图的以下详细描述可以更全面地理解各种示例实施例，在附图中：

图1是示出根据本公开的可以根据参考信号生成输出信号的电路的布置的例子的系统级图；

图2是示出根据本公开的可以根据参考信号生成输出信号的电路的布置的另一例子的系统级图；

图3是示出根据本公开的相频检测电路的例子的电路级图；

图4是描绘根据本公开的相频检测电路的另一例子的电路级图；

图5示出根据本公开的适合在pfd中使用的触发器的电路级图；

图6a和图6b是示出根据本公开的相频检测电路系统的附加例子的电路级图；以及

图7a到图7d是根据本公开的pfd电路的时序图的例子。

虽然本文中所论述的各种实施例可以进行各种修改和替代，图式中也已借助于例子示出了各种实施例的各方面并将进行详细描述。然而，应理解，并不希望将本公开限制于所描述的特定实施例。相反，意图涵盖落入本公开的范围内的包括权利要求中限定的各方面的所有修改、等同形式和替代形式。另外，贯穿本申请使用的术语“例子”仅作为说明且不加以限制。

具体实施方式

认为本公开的各方面适用于各种不同类型的设备、系统和方法，可能与用于根据参考信号生成输出信号的电路系统或电路的布置有关。在一些实施例中，相频检测(pfd)电路被配置成使参考信号的频率加倍，以及生成和/或更新用于减小参考信号与反馈信号之间的误差的方向指示信号。虽然可经过使用示例性情况的非限制性例子的以下论述来理解各个方面，但不必限于此。

在以下描述中，阐述各种具体细节以描述本文中所呈现的具体例子。然而，对本领域的技术人员应显而易见的是，可在没有下文给出的所有具体细节的情况下实践一个或多个其它例子和/或这些例子的变化形式。在其它情况下，未详细描述众所周知的特征，以免混淆本文中例子的描述。为了便于说明，在不同的图中可以使用相同的附图标记指代相同的元件或相同元件的另外的实例。同样，尽管在某些情况下可以在各个附图中描述各方面和特征，但应了解，来自一个图式或实施例的特征可与另一图式或实施例的特征组合，即使该组合并未明确示出或明确描述为组合。

特定示例实施例涉及一种电路或其布置，该电路或其布置用于就相位和/或频率检测和/或校正输出信号与具有互补差分信号分量的参考信号之间的差异。校正和信号驱动电路被配置成就至少频率或相位相对于具有互补差分信号分量的参考信号生成和校正输出信号。输出信号具有在表征频率和相位的过程中使用的逻辑状态，该逻辑状态响应于参考信号而交替。pfd电路包括逻辑电路系统，该逻辑电路系统被配置成通过根据内部时钟信号已上升和下降的每个逻辑状态来生成和更新方向指示信号，以此响应信号和反馈信号。反馈回路中的反馈电路被配置成响应于输出信号而生成反馈信号。

在各种实现方式中，输出信号和参考信号具有各自的频率，该频率彼此之间的比率可以是整数值或非整数值。输出信号与参考信号之间的比率取决于电路装置的反馈回路中能够编程的分频器电路的分频比。通过改变分频之间的分频比，可以在多个连续时钟周期内执行的多个分频上实现非整数比。

本公开的其它方面涉及一种信号转换电路系统布置，包括反馈电路(例如，可编程分频器或反馈分频器电路)，该布置可以被配置成生成参考信号的互补差分分量。该布置中包括的pfd电路可以被配置成响应于内部时钟信号的每个边沿的下降或上升来更新方向指示信号。pfd电路包括逻辑电路系统，该逻辑电路系统可以包括多个触发器电路。触发器电路可以被实现为多个组合逻辑块、普通d触发器和/或通过使用分立晶体管来实现。

在另外的实施例中，信号驱动电路、pfd电路和反馈电路被共同地配置成频率合成器。另外和/或替代地，信号驱动电路、pfd电路和反馈电路被配置成模拟pll或延迟锁相环(dll)电路的一部分。虽然在这些配置中的任何一个中，校正和信号驱动电路以及pfd电路被共同地配置成通过检测参考信号是滞后还是领先于输出信号并作为响应提供方向指示信号来提供相位检测和校正。方向指示信号可以被认为是“上”或“下”脉冲，表示参考信号相对于反馈信号是晚(滞后)还是早(领先)。脉冲的持续时间对应于在反馈信号与参考信号之间检测到的误差。

另外的方面涉及一种方法，该方法用于就相位或频率中的至少一个相对于具有互补差分信号分量的参考信号校正输出信号。输出信号可以具有响应于参考信号而交替的逻辑状态，用于表征频率和相位。可以被实施为pfd电路的一部分的逻辑电路系统通过根据内部时钟信号已上升和下降的每个逻辑状态来生成和更新方向指示信号，以此响应参考信号和反馈信号。反馈电路(例如，分频器电路)可以用于耦合输出信号以提供反馈信号。

在上述方法中使用的逻辑电路系统可以包括多个触发器电路，该多个触发器电路可以被配置成触发或响应于内部时钟信号的上升沿/下降沿之一。在一些实施方案中，无需使用被配置成为参考信号提供频率加倍的另一单独电路即可实现这些功能。根据上述方法的pfd电路系统可以被配置成响应于内部时钟信号已上升和下降的每个逻辑状态来提供参考信号的频率加倍。

图1中描绘的是根据本公开的各方面的电路100的布置，该电路100被配置成根据参考信号生成输出信号。电路的布置中包括校正和信号驱动电路102，该校正和信号驱动电路102包括相频检测(pfd)和逻辑电路系统104。输出信号在被反馈回pfd和逻辑电路系统104之前，由反馈电路110处理。可选地，校正和信号驱动电路102中可以包括电荷泵105、回路滤波器106和振荡器108，以进一步处理由pfd和逻辑电路系统104输出的信号。在一些实施例中，差分输入单端输出转换器108用于根据系统参考信号生成参考信号。

图2描绘了电路200的布置，该电路200被配置成根据参考信号生成输出信号。电路200的布置可以以与图1所示的布置一致(并且对其进行阐述)的方式来实现。校正和信号驱动电路202可以包括pfd和逻辑电路系统，该逻辑电路系统接收和处理具有反馈信号的参考信号以生成输出信号。可选地，校正和信号驱动电路202可以另外包括电荷泵205、回路滤波器206和/或振荡器电路208。电路200的布置可以另外包括差分到单端转换器212，该差分到单端转换器212将系统参考信号转换成单端信号，由倍频器213加倍并在参考频率选择电路214处进行处理，以向pfd和逻辑电路系统204提供参考信号。一旦校正和信号驱动电路202生成输出信号，输出信号就会被输入到反馈电路210，从而产生反馈信号。将反馈信号输入到pfd和逻辑电路系统204，在此将该反馈信号与参考信号进行比较，就相位检测两个信号之间的误差以生成方向指示信号。

根据上述实施例，图3所描绘的相频检测电路300处理反馈信号以及参考信号的互补差分分量ref+和ref-以生成方向指示信号308-1、308-2。反馈信号被输入到逻辑电路(触发器)301。参考信号的正分量ref+被输入到逻辑电路(触发器)302，而参考信号的负分量ref-被输入到逻辑电路(触发器)303。pfd电路中使用的触发器可以具有时钟、复位和d输入，以及输出q。d输入可以被设置为固定逻辑状态(例如，逻辑高级别)。附加的逻辑电路304、305和306可以用于产生/选择方向指示信号308-1、308-2。举例来说，逻辑电路304可以具有等于由301驱动的其输入的输出逻辑状态，其在pfd上提供类似的传播延迟。

在接收到反馈信号作为输入之后，触发器301输出在“或”门304处经过用恒定0值进行的逻辑“或”运算的信号，从而产生向上方向指示信号308-1。向上方向指示信号308-1可用作pfd电路的输出，并用作“与”门306的输入。由触发器302和303输出的信号在“或”门305经过逻辑“或”运算，从而产生向下方向指示信号308-2。向下方向指示信号308-2可用作pfd电路的输出，并用作“与”门306的输入。由“与”门306执行的逻辑“与”运算得到的信号被分配给触发器301、302和303的复位引脚。

在某些实施例中，在“与”门306的输出与触发器301、302和302的输入复位引脚之间放置延迟单元。例如，这对于减轻或防止pfd的输出连接到电荷泵电路时出现的所谓“死区”问题是有用的。此外，这种方法也可以用图4、图6a和图6b中表征以及下文讨论的实施例来实施。

图4示出举例说明本公开的方面的另一pfd电路400。反馈信号输入到触发器401。差分参考信号的正分量ref+存储在触发器402中，且差分参考信号的负分量ref-存储在触发器403中。附加的逻辑电路404、405、406和407用于产生/选择方向指示信号408-1、408-2。

在接收到反馈信号作为输入之后，触发器401输出与触发器407输出的信号一起在“或”门404处经过逻辑“或”运算的信号，该运算具有恒定0值作为其输入。由“或”门404执行的“或”运算的结果是向上方向指示信号408-1，该向上方向指示信号408-1可用作pfd电路的输出，并用作“与”门406的输入。存储在触发器402中的差分参考信号的正分量ref+和存储在触发器403中的差分参考信号的负分量ref-在“或”门405处经过逻辑“或”运算。在“或”门405执行的“或”运算的结果是向下方向指示信号408-2。向下方向指示信号408-2可用作pfd电路的输出，并用作“与”门406的输入。由“与”门406执行的逻辑“与”运算得到的信号被分配给触发器401、402、403和407的复位引脚。

图5所示的是用于触发器电路500的设计，其中第一“或非”门501接收时钟信号和第二“或非”门502的输出作为输入，并输出输入到第二“或非”门502和第三“或非”门503的信号。第二“或非”门502具有第一“或非”门501和第三“或非”门503的输出信号作为输入，并且输出输入到第一“或非”门501的信号q。信号q是触发器500的输出信号。第三“或非”门503接收第一“或非”门501和第四“或非”门504输出的信号作为输入，并且输出输入到第二“或非”门502和第四“或非”门504的信号。第四“或非”门504接收第三“或非”门503的输出和复位信号作为输入，并且输出输入到第三“或非”门503的信号。

触发器，例如图5所示的触发器，在“或非”门501检测到时钟信号的上升沿时将具有变高的输出信号q，并且将保持该状态直到在“或非”门504处检测到复位信号的上升沿为止。一旦“或非”门504检测到复位信号的上升沿，输出信号q就被设置为逻辑低电平，并将保持该状态直到“或非”门501检测到时钟信号的下一个上升沿为止。选择性地为第二“或非”门502和第四“或非”门504提供禁用输入(例如，可以通过图6a和6b实现)。举例来说，图5所示的电路系统可以用在本文表征的pfd中，其中参考频率被加倍，使得pfd根据禁用输入以实际参考频率的两倍或以实际参考频率工作。

根据上述实施例，图6a中描绘的相频检测电路600接收反馈信号以及参考信号的互补差分分量ref+和ref-作为输入。反馈信号被输入到触发器601。参考信号的正分量ref+被输入到触发器602，而参考信号的负分量ref-被输入到触发器603。附加的逻辑电路604、605和606用于产生/选择方向指示信号608-1、608-2。

在接收到反馈信号作为输入之后，触发器601输出经过“或”门604用恒定0值进行的逻辑“或”运算的信号，从而产生向上方向指示信号608-1。向上方向指示信号608-1可用作pfd电路的输出，并用作“与”门606的输入。存储在触发器602中的差分参考信号的正分量ref+和存储在触发器603中的差分参考信号的负分量ref-在“或”门605处经过逻辑“或”运算，从而产生向下方向指示信号608-2。向下方向指示信号608-2可用作pfd电路的输出，并用作“与”门606的输入。由“与”门606执行的逻辑“与”运算得到的信号被分配给触发器601、602和603的复位引脚。

图6a还描绘了“或”门610，该“或”门610接收禁用信号和single_edge_mode信号作为输入，该禁用信号被直接分配给触发器601和602的禁用引脚。在“或”门610处执行的禁用信号与single_edge_mode信号之间的逻辑“或”运算的结果被发送到触发器603的禁用引脚。当禁用信号和single_edge_mode信号被设置为逻辑低电平时，触发器601、602和603按常规方式工作，也就是说，当检测到时钟信号的上升沿时，由触发器601、602和603输出的信号的状态被设置为逻辑高电平。触发器601、602和603的输出将保持高电平，直到检测到复位信号的上升沿为止。在检测到复位信号的上升沿时，触发器601、602和603将其输出信号的状态设置为逻辑低电平，直到由触发器检测到时钟信号的下一个上升沿为止。当禁用信号被设置为低电平并且single_edge_node信号被设置为高电平时，触发器601和602按常规方式工作，而触发器603将其输出预设为逻辑低电平，因此对于pfd变得透明。由于随后仅ref+的上升沿被处理，因此pfd表现得就像在参考信号频率下工作的常规设计一样。将禁用信号设置为高电平将导致触发器601、602和603被禁用(例如，将其输出设置为低电平)，从而将pfd转为关闭模式。向上和向下输出都被预设为逻辑低电平，并且在例如反馈信号的输入参考处于触发状态的条件下，电路不会消耗任何电流。

图6b描绘的相频检测电路600-1处理反馈信号和参考信号ref。参考信号被直接输入到触发器602，并且在经过反相器612之后被输入到触发器603。反相器612可以包括在参考信号路径中的触发器603的上游，以使pfd电路600-1能够容纳单端参考信号。因此，通过对差分参考信号的两“侧”均进行运算，所得到的电路的行为就好像参考信号的频率是实际信号的两倍一样。

在接收到反馈信号作为输入之后，触发器601输出经过“或”门604用恒定0值进行的逻辑“或”运算的信号，从而产生向上方向指示信号608-1。向上方向指示信号608-1可用作pfd电路的输出，并用作“与”门606的输入。存储在触发器602中的参考信号的分量和存储在触发器603中的参考信号的分量在“或”门605处经过逻辑“或”运算，从而产生向下方向指示信号608-2。向下方向指示信号608-2可用作pfd电路的输出，并用作“与”门606的输入。由“与”门606执行的逻辑“与”运算得到的信号被分配给触发器601、602和603的复位引脚。

图6b还描绘了“或”门610，该“或”门610接收禁用信号和single_edge_mode信号作为输入，该禁用信号被直接分配给触发器601和602的禁用引脚。在“或”门610处执行的禁用信号与single_edge_mode信号之间的逻辑“或”运算的结果被呈现给触发器603的禁用引脚。当禁用信号的状态被设置为逻辑低电平时，触发器601、602和603按常规方式工作。也就是说，当检测到时钟信号的上升沿时，由触发器601、602和603输出的信号的状态被设置为高电平，并将保持高电平直到检测到复位信号的上升沿为止。在检测到复位信号的上升沿时，触发器601、602和603将其输出信号的状态设置为低电平，直到检测到时钟信号的下一个上升沿为止。当禁用信号被设置为低电平并且single_edge_node信号被设置为高电平时，触发器601、602和603可以在此类条件下表现为如上文图6a所表征的。当将禁用信号设置为高电平时，触发器601、602和603被禁用，其输出被设置为低电平(例如，如上文图6b也表征的，将pfd转为关闭模式)。

当pfd电路600或600-1将single_edge_mode信号的状态设置为低电平时，触发器602和603能够接受具有差分信号分量的参考信号，从而使参考信号的频率有效地加倍。

图7a、7b、7c和7d中描绘的是根据本公开的表示pfd电路的不同操作状态的时序图的例子。可以根据上文表征的一个或多个实施例来操作此类pfd电路。图7a所示的是当pfd电路未被配置成用作参考倍频器、反馈信号领先于参考信号时的情况。图7b中描绘的是其中pfd电路用作参考倍频器、反馈信号领先于参考信号时的情况。图7c示出其中pfd电路未被配置成用作参考倍频器、参考信号领先于反馈信号时的情况。最后，图7d描绘其中pfd电路被配置成充当参考倍频器、参考信号领先于反馈信号时的情况。

举例说明取向的术语，例如上部/下部、左方/右方、顶部/底部和以上/以下等，在本文可用于指代如附图中示出的元件的相对位置。应理解，该术语仅出于符号上的便利而使用，并且在实际使用中，所公开的结构的取向可以不同于图中所示的取向。因此，不应以限制性方式解释这些术语。

本领域技术人员将认识到，除非另外指出，否则说明书(包括权利要求书)中使用的各种术语表示本领域中的普通意义。作为示例，说明书通过各种电路或电路系统来描述和/或说明了对实现所要求保护的公开有用的方面，该电路或电路系统可以被说明为或使用例如块、模块、装置、系统、单元、控制器、电路的布置、布置和/或其它电路类型描述(例如，图1和图2的附图标记100和200描绘如本文所述的电路的布置)。此类电路或电路系统与其它元件一起使用，以举例说明如何以形式或结构、步骤、函数、操作、活动等来实施某些实施例。作为另一例子，本说明书可以引用“第一[类型的结构]”、“第二[类型的结构]”等，其中[类型的结构]可以用例如[“电路”、“电路系统”、“电路的布置”、“布置”等]的术语替换，形容词“第一”和“第二”不表示对结构的任何描述或提供任何实质性含义；相反，此类形容词仅用于英语的先行词，以将一个如此同样命名的结构与另一同样命名的结构区分开(例如，“第一电路被配置成转换...”解释为“电路被配置成转换...”)。

基于以上论述和说明，本领域的技术人员将易于认识到，可以对各种实施例作出各种修改和改变而无需严格遵循本文中说明和描述的示例性实施例和应用。例如，如图式中例示的方法可以包括以各种次序实施的步骤，其中保留本文的实施例的一个或多个方面，或可以包括更少或更多的步骤。此类修改并不脱离本公开的各种方面的真实精神和范围，包括权利要求书中阐述的方面。