一种可降低环形振荡器功耗的电路及方法与流程

本发明涉及电路设计技术领域，具体涉及一种可降低环形振荡器功耗的电路及方法。

背景技术：

压控环形振荡器作为锁相环的一部分，为锁相环的输出提供核心时钟。多级压控环形振荡器，控制电压决定环形振荡器的工作电流。电压越大，振荡器得到的电流越大，从而环形振荡器的振荡频率越高。

因此，在现有技术中，为了提高环形振荡器的工作频率，只能通过增大电流，从而存在压控环形振荡器工作在高频下，就需要消耗较大的电流，带来功耗高的缺陷。

技术实现要素：

本发明的目的是提供一种可降低环形振荡器功耗的电路及方法，以克服现有技术中，为了提高环形振荡器的工作频率，只能通过增大电流，带来功耗高的缺陷。

第一方面：本发明实施例提供了一种可降低环形振荡器功耗的电路，所述环形振荡器包括转换电路、镜像电路、倍频电路和2n个结构相同的延迟单元，其中，n为不小于一的自然数；

所述转换电路用于将外部输入的控制电压转换为电流,其中，所述控制电压通过锁相环中的滤波器输入；

所述镜像电路用于将所述电流镜像处理后传输至各个延迟单元；

所述延迟单元用于接收经镜像处理后的电流，并输出原始时钟信号；

所述倍频电路用于接收所述原始时钟信号并进行倍频处理，以输出最终的目标时钟信号。

作为本发明的一个优选的技术方案，所述转换电路包括转换器件mn1，所述镜像电路包括第一镜像器件mp1和第二镜像器件mp2；

外部输入的控制电压与所述转换器件mn1的栅极连接，所述转换器件mn1的源极接地，所述所述转换器件mn1的漏极分别与所述第一镜像器件mp1的漏极和第一镜像器件mp1的栅极连接，所述第一镜像器件mp1的源极与电源连接，所述第一镜像器件mp1的栅极还与所述第二镜像器件mp2的栅极连接，所述第二镜像器件mp2的源极与电源连接，所述第二镜像器件mp2的漏极分别与各延迟单元连接。

作为本发明的一个优选的技术方案，每一个延迟单元均包括周期性输出的两路信号，其中一路为第一原始时钟信号，另一路为第二原始时钟信号。

作为本发明的一个优选的技术方案，所述倍频电路用于接收所述原始时钟信号并进行倍频处理，具体包括：

将延迟单元中延迟时间符合约束条件的的输出信号传送至所述倍频电路的输入端并进行倍频处理，其中，所述约束条件为所述输出信号两者的延迟时间差t与时钟周期t、倍频的倍数d，满足下列公式：

t＝(1/2d)*t；d＝2^n-1，其中，n为不小于一的自然数。

作为本发明的一个优选的技术方案，所述倍频电路包括至少为一个异或门电路或者同或门电路。

第二方面：本发明实施例提供了一种可降低环形振荡器功耗的方法，应用于第一方面所述的一种可降低环形振荡器功耗的电路，所述方法包括：

通过转换电路将外部输入的控制电压转换为电流；

利用镜像电路将所述电流镜像处理后传输至所述环形振荡器中的各个延迟单元；

由所述延迟单元接收经镜像处理后的电流，并输出原始时钟信号；

然后倍频电路接收所述原始时钟信号并进行倍频处理，以输出最终的目标时钟信号。

作为本发明的一个优选的技术方案，所述转换电路包括转换器件mn1，所述镜像电路包括第一镜像器件mp1和第二镜像器件mp2；

外部输入的控制电压与所述转换器件mn1的栅极连接，所述转换器件mn1的源极接地，所述所述转换器件mn1的漏极分别与所述第一镜像器件mp1的漏极和第一镜像器件mp1的栅极连接，所述第一镜像器件mp1的源极与电源连接，所述第一镜像器件mp1的栅极还与所述第二镜像器件mp2的栅极连接，所述第二镜像器件mp2的源极与电源连接，所述第二镜像器件mp2的漏极分别与各延迟单元连接。

作为本发明的一个优选的技术方案，每一个延迟单元均包括周期性输出的两路信号，其中一路为第一原始时钟信号，另一路为第二原始时钟信号。

作为本发明的一个优选的技术方案，所述倍频电路接收所述原始时钟信号并进行倍频处理，具体包括：

将延迟单元中延迟时间符合约束条件的的输出信号传送至所述倍频电路的输入端并进行倍频处理，其中，所述约束条件为所述输出信号两者的延迟时间差t与时钟周期t、倍频的倍数d，满足下列公式：

t＝(1/2d)*t；d＝2^n-1，其中，n为不小于一的自然数。

作为本发明的一个优选的技术方案，所述倍频电路包括至少为一个异或门电路或者同或门电路。

采用上述技术方案，具有以下优点：本发明提出的一种可降低环形振荡器功耗的电路及方法，利用设置的倍频电路，将接收的时钟信号进行倍频处理，得到多倍时钟频率的时钟信号，使得同样的电流可以让环形振荡器输出原输出时钟的多倍时钟，提高了其工作频率，从而达到降低功耗的目的。

附图说明

图1为本发明实施例提供的一种可降低环形振荡器功耗的电路的结构图；

图2为本发明实施例提供的一种四级环形振荡器在二倍频时的输出时序图；

图3为本发明实施例提供的一种八级环形振荡器在四倍频时的倍频电路结构图；

图4为本发明实施例提供的一种可降低环形振荡器功耗的方法的流程图。

具体实施方式

为了使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述，以下实施例用于说明本发明，但不用来限制本发明的范围。

参照图1至图2所示，本发明实施例提供了一种可降低环形振荡器功耗的电路，所述环形振荡器包括转换电路、镜像电路、倍频电路和2n个结构相同的延迟单元，其中，n为不小于一的自然数；

所述转换电路用于将外部输入的控制电压转换为电流,其中，所述控制电压通过锁相环中的滤波器输入，图1中用vtune表示；

所述镜像电路用于将所述电流镜像处理后传输至各个延迟单元；

所述延迟单元用于接收经镜像处理后的电流，并输出原始时钟信号；

所述倍频电路用于接收所述原始时钟信号并进行倍频处理，以输出最终的目标时钟信号。

具体地，本实施例以四级环形压控振荡器进行举例说明，并不是对其进行限制，采用其它偶数级结构，如6/8/10等也能达到相同的功效，本领域技术人员应当了解，在此不做赘述；

从图1可知，所述转换电路包括转换器件mn1，所述镜像电路包括第一镜像器件mp1和第二镜像器件mp2；

外部输入的控制电压与所述转换器件mn1的栅极连接，所述转换器件mn1的源极接地，所述所述转换器件mn1的漏极分别与所述第一镜像器件mp1的漏极和第一镜像器件mp1的栅极连接，所述第一镜像器件mp1的源极与电源连接，所述第一镜像器件mp1的栅极还与所述第二镜像器件mp2的栅极连接，所述第二镜像器件mp2的源极与电源连接，所述第二镜像器件mp2的漏极分别与各延迟单元连接。

具体地，输出电流i1/i2/i3/i4分别给四个延迟单元(delaycell0/1/2/3)供电。

其中，每一个延迟单元均包括周期性输出的两路信号，其中一路为第一原始时钟信号，另一路为第二原始时钟信号。

具体地，四个延迟单元构成四级环形振荡器，根据振荡的原理可知，每个延迟单元的延迟时间为时钟周期的八分之一，从而维持振荡，o1/o2/o3/o4/o5/o6/o7/o8为该环形振荡器的输出时钟信号，但这些信号还没通过所述倍频电路处理，即上述所说的原始时钟信号。

参照图2，在本实施例中，所述倍频电路采用xor2，xor2为异或门，输入信号为o1和o3，输出信号作为最终振荡器的时钟输出，能实现两倍频率的原理如下：

具体地，四级环形振荡器的时钟周期用t表示，其振荡频率用f表示，根据振荡的原理可知，每一极的延迟时间为(1/8)*t，因此，o1与o3之间相位差为(t/8)*2＝t/4，经过xor2后，得到的周期为(t/4)*2＝t/2；在电流不变的情况下，从而得到原来的两倍振荡频率fout。

同样的，在六个延迟单元构成六级环形振荡器时，根据振荡的原理可知，每一极的延迟时间为(1/6)*(1/2)*t＝(1/12)*t，要使得输出之间的相位差为t/4，则例如，o1与o4之间相位差为(t/12)*3＝t/4，经过xor2后，也可得到周期为t/4*2＝t/2；

再例如，在八个延迟单元构成八级环形振荡器时，根据振荡的原理可知，每一极的延迟时间为(1/8)*(1/2)*t＝(1/16)*t，要使得输出之间的相位差为t/4，则例如，o1与o5之间相位差为(t/16)*4＝t/4，经过xor2后，也可得到周期为t/4*2＝t/2；

上述给出了6/8级环形振荡器实现两倍频的方式，其它偶数级结构不再一一列举。

进一步地，在八级环形振荡器实现四倍频时，根据振荡的原理，参照图3所示，给出了一种实现四倍频时的倍频电路结构，o1与o3，o5与o7分别利用异或倍频处理后，再一次利用异或门处理；需要说明的是，上述以异或门进行说明，应用时，还可采用同或门，或是采用其它逻辑门也可以实现异或或同或的功能，本领域技术人员应当理解，在此不做列举。

通过上述列举的方式，不同级数的环形振荡器可实现不同的倍频；即，所述倍频电路接收所述原始时钟信号并进行倍频处理，具体包括：

将延迟单元中延迟时间符合约束条件的的输出信号传送至所述倍频电路的输入端并进行倍频处理，其中，所述约束条件为所述输出信号两者的延迟时间差t与时钟周期t、倍频的倍数d，满足下列公式：

t＝(1/2d)*t；d＝2^n-1，其中，n为不小于一的自然数。

相应的，不同的倍频对应不同的数量的异或门电路或者同或门电路。

具体地，异或门电路或者同或门电路的数量至少为一个，且符合如下规律：

所述倍频电路包括d-1个异或门电路或者d-1个同或门电路，其中，d为倍频的倍数，例如，两倍频时，数量为一个；四倍频时，数量为三个；也就是说，在更多级数实现更高倍频时，所述倍频电路的输入端有多级，上一级的输出作为下一级输入，因此，文中所述的所述倍频电路用于接收所述原始时钟信号，这里的所述原始时钟信号还包括经过所述倍频电路处理后的信号。

通过上述方案，利用设置的倍频电路，将接收的时钟信号进行倍频处理，得到多倍时钟频率的时钟信号，使得同样的电流可以让环形振荡器输出原输出时钟的多倍时钟，提高了其工作频率，从而达到降低功耗的目的；并且采用较少硬件开销，以较低的功耗得到倍频时钟。

如图4所示，基于同样的发明构思，本发明实施例还提供了一种可降低环形振荡器功耗的方法，应用于第一方面所述的一种可降低环形振荡器功耗的电路，所述方法包括：

s101,通过转换电路将外部输入的控制电压转换为电流。

具体地，其中，所述控制电压通过锁相环中的滤波器输入，所述转换电路包括转换器件mn1。

s102,利用镜像电路将所述电流镜像处理后传输至所述环形振荡器中的各个延迟单元。

具体地，所述镜像电路包括第一镜像器件mp1和第二镜像器件mp2；外部输入的控制电压与所述转换器件mn1的栅极连接，所述转换器件mn1的源极接地，所述所述转换器件mn1的漏极分别与所述第一镜像器件mp1的漏极和第一镜像器件mp1的栅极连接，所述第一镜像器件mp1的源极与电源连接，所述第一镜像器件mp1的栅极还与所述第二镜像器件mp2的栅极连接，所述第二镜像器件mp2的源极与电源连接，所述第二镜像器件mp2的漏极分别与各延迟单元连接。

s103,由所述延迟单元接收经镜像处理后的电流，并输出原始时钟信号。

具体地，本实施例以四级环形振荡器进行举例说明，输出电流i1/i2/i3/i4分别给四个延迟单元(delaycell0/1/2/3)供电。

其中，每一个延迟单元均包括周期性输出的两路信号，其中一路为第一原始时钟信号，另一路为第二原始时钟信号。

具体地，四个延迟单元构成四级压控环形振荡器，根据振荡的原理可知，每个延迟单元的延迟时间为时钟周期的八分之一，从而维持振荡，o1/o2/o3/o4/o5/o6/o7/o8为该环形振荡器的输出时钟信号，但这些信号还没通过所述倍频电路处理，即上述所说的原始时钟信号。

s104,然后倍频电路接收所述原始时钟信号并进行倍频处理，以输出最终的目标时钟信号。

具体地，所述倍频电路接收所述原始时钟信号并进行倍频处理，具体包括：

将延迟单元中延迟时间符合约束条件的的输出信号传送至所述倍频电路的输入端并进行倍频处理，其中，所述约束条件为所述输出信号两者的延迟时间差t与时钟周期t、倍频的倍数d，满足下列公式：

t＝(1/2d)*t；d＝2^n-1，其中，n为不小于一的自然数。

根据前文所记载的6/8级环形振荡器实现两倍频的方式，实现四倍频的方式可知：

不同的倍频对应不同的数量的异或门电路或者同或门电路。

具体地，异或门电路或者同或门电路的数量至少为一个，且符合如下规律：

所述倍频电路包括d-1个异或门电路或者d-1个同或门电路，其中，d为倍频的倍数，例如，两倍频时，数量为一个；四倍频时，数量为三个；也就是说，在更多级数实现更高倍频时，所述倍频电路的输入端有多级，上一级的输出作为下一级输入，因此，文中所述的所述倍频电路用于接收所述原始时钟信号，这里的所述原始时钟信号还包括经过所述倍频电路处理后的信号。

由于上述方法是对应于一种可降低环形振荡器功耗的电路，因此，其相关内容的记载可参照前文的描述，在此不做赘述。

通过上述方法，利用设置的倍频电路，将接收的时钟信号进行倍频处理，得到多倍时钟频率的时钟信号，使得同样的电流可以让环形振荡器输出原输出时钟的多倍时钟，提高了其工作频率，不同于现有技术中通过加大电流的方式，从而达到降低功耗的目的。

最后需要说明的是，以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离本申请构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。