脉冲消除电路、电压检测电路以及检测方法与流程

本申请涉及电压检测技术领域，特别涉及一种脉冲消除电路、电压检测电路、检测方法以及电子设备。

背景技术：

amoled(有源矩阵有机发光二极体面板)对应的驱动芯片需求越来越大；驱动芯片需要有电压检测模块，实时检测电压，防止出现电压不足或异常掉电现象。

目前电压检测模块主要通过迟滞比较器实现，在检测电压小于下门限电压输出高电平，在检测电压高于上门限电压输出低电平，从而检测电压不足或异常掉电现象。但是如果存在短时脉冲，实际并没有掉电或电压不足，则会引起检测误差。

技术实现要素：

本申请实施例的目的在于提供一种可消除短时脉冲干扰的脉冲消除电路，用以提高电压检测准确性。

本申请实施例提供了一种短脉冲消除电路，包括：

时钟产生电路，用于接收逻辑信号以及第一输入信号，并根据逻辑信号和第一输入信号生成时钟信号；

计数器，连接时钟产生电路，用于接收时钟信号，并统计时钟信号的周期个数，生成第二输入信号；

信号输出电路，连接计数器，用于提供第一输入信号至时钟产生电路，并根据第二输入信号生成脉冲消除信号。

在一实施例中，时钟产生电路包括：

第一与门电路，第一与门电路的一个输入端用于接收逻辑信号，另一个输入端用于接收第一输入信号；

振荡器，使能端连接第一与门电路的输出端；

第二与门电路，第二与门电路的一个输入端用于接收第一输入信号，另一个输入端连接振荡器的时钟脉冲输出端；第二与门电路的输出端连接计数器，用于向计数器输出时钟信号。

在一实施例中，信号输出电路包括：

多输入与门电路，多输入与门电路的多个输入端用于输入第二输入信号；

第一触发器，第一触发器的信号输入端连接多输入与门电路的输出端；

第二触发器，第二触发器的信号输入端连接第一触发器的信号输出端；

与非门电路，与非门电路的一个输入端连接第一触发器的信号输出端，与非门电路的另一个输入端连接第二触发器的信号输出端；与非门电路的输出端用于向时钟产生电路输出第一输入信号；

第一反相器，第一反相器的输入端连接与非门电路的输出端；第一反相器的输出端用于输出脉冲消除信号。

在一实施例中，第一触发器的时钟脉冲输入端连接时钟产生电路的时钟信号输出端。

在一实施例中，信号输出电路还包括：第二反相器；第二反相器的一端连接时钟产生电路的时钟信号输出端，第二反相器的另一端连接第二触发器的时钟脉冲输入端。

在一实施例中，第一触发器和第二触发器的使能端用于输入逻辑信号。

在一实施例中，计数器的使能端用于输入逻辑信号。

本申请实施例还提供了一种电压检测电路，包括：

上述任意一种脉冲消除电路；

迟滞比较器，所述迟滞比较器的输出端连接所述时钟产生电路，用于提供所述逻辑信号至所述时钟产生电路；

所述迟滞比较器的正向输入端用于输入参考电压，反向输入端用于输入第二电压信号；

所述迟滞比较器用于比较所述第二电压信号和参考电压，并基于比较结果输出相应的所述逻辑信号。

在一实施例中，上述电压检测电路还包括：

调压电路，所述调压电路的输入端用于输入第一电压信号，所述调压电路的输出端连接所述迟滞比较器的反向输入端；

所述调压电路用于对所述第一电压信号进行升压或降压，得到所述第二电压信号。

本申请实施例还提供了一种电压检测方法，包括：

通过调压电路接收待检测的第一电压信号，对所述第一电压信号进行升压或降压，得到第二电压信号；

通过迟滞比较器比较所述第二电压信号和参考电压，得到逻辑信号；

通过脉冲消除电路消除所述逻辑信号中包含的持续时间小于阈值的脉冲突变，得到脉冲消除信号。

本申请实施例还提供了一种电子设备，包括上述的电压检测电路。

在一实施例中，所述电子设备包括amoled驱动装置、lcd驱动装置、电源管理装置或电压检测装置。

在一实施例中，所述电子设备为智能移动装置、显示装置、供电装置、直流电检测装置或报警装置。

本申请上述实施例提供的技术方案，通过时钟产生电路根据逻辑信号和第一输入信号生成时钟信号，计数器统计时钟信号的周期个数，输出相应的第二输入信号。信号输出电路可以根据第二输入信号输出脉冲消除信号，从而在逻辑信号持续的周期个数达到一定数量时，脉冲消除信号可以输出高电平，由此可以消除逻辑信号中包含的短脉冲，消除短脉冲造成的误触发，提高信号稳定性和准确性。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍。

图1为本申请实施例提供的脉冲消除电路示意图；

图2是时钟信号与第二输入信号的波形示意图；

图3为本申请另一实施例提供的脉冲消除电路示意图；

图4是图3所示脉冲消除电路中不同位置的信号波形示意图；

图5为本申请一实施例提供的电压检测电路示意图；

图6是本申请实施例提供的一种调压电路示意图；

图7是本申请实施例提供的第一电压信号、第二电压信号、逻辑信号以及脉冲消除信号的波形示意图；

图8是本申请实施例提供的电压检测方法的流程示意图；

图9是图8对应实施例中步骤830的细节流程图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。

相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

图1为本实施例提供的脉冲消除电路示意图。如图1所示，脉冲消除电路100可以包括：时钟产生电路11、计数器12以及信号输出电路13。计数器12分别连接信号输出电路13以及时钟产生电路11。

时钟产生电路11用于接收逻辑信号in以及第一输入信号s_4，并根据逻辑信号in和第一输入信号s_4生成时钟信号。

计数器12连接时钟产生电路11，用于接收时钟信号，并统计时钟信号的周期个数，生成第二输入信号ck<n:0>。其中，n+1表示计数器12输出信号的位数。假设计数器12输出的信号是4位的，则n为3。

信号输出电路13连接计数器12，用于提供第一输入信号s_4至时钟产生电路11，并根据第二输入信号ck<n:0>生成脉冲消除信号out。

在一实施例中，逻辑信号in和第一输入信号s_4均是高电平时，时钟产生电路11输出时钟信号。时钟信号具有固定的周期。

计数器12的使能端也可以输入逻辑信号in，从而在逻辑信号in为高电平时，启动计数器12。计数器12可以接收时钟产生电路11输出的时钟信号，并统计接收的时钟信号的周期个数。

以一个4位计数器12为例，图2是时钟信号与第二输入信号ck<n:0>的波形示意图。在本实施例中，时钟信号是计数器12的输入信号，ck<0>,ck<1>,ck<2>,ck<3>以4位二进制的计数器12的输出信号(即第二输入信号)为例。在接收到一个完整时钟周期之前，计数器12输出0000，对应十进制0；当接收到一个完整时钟周期时，计数器12输出0001，对应十进制1；当计数器12接收到15个周期的时钟信号后，计数器12输出1111，对应十进制15。

信号输出电路13的使能端也可以输入逻辑信号in，从而在逻辑信号in为高电平时，启动信号输出电路13。信号输出电路13可以接收计数器12输出的第二输入信号ck<n:0>。在一实施例中，信号输出电路13在接收到1111时，即计数器12接收到15个周期的时钟信号时，信号输出电路13输出的脉冲消除信号out为高电平。在少于15个周期时，信号输出电路13输出的脉冲消除信号out为低电平。

对于持续时间少于15个周期的逻辑信号in，信号输出电路13输出的脉冲消除信号out均为低电平，在大于15个周期时，信号输出电路13持续输出高电平，从而当逻辑信号in是持续时间较短的短脉冲时，因短脉冲的周期达不到15个周期，信号输出电路13也不会输出高电平，从而消除了短脉冲的干扰。在一实施例中，脉冲周期小于10微秒，可以认为是短脉冲。

在信号输出电路13接收到第二输入信号ck<n:0>是1111之前，即逻辑信号in少于15个周期之前，信号输出电路13向时钟产生电路11传输的第一输入信号s_4可以是高电平，从而促使时钟产生电路11持续输出时钟信号，直到信号输出电路13接收到第二输入信号ck<n:0>是1111时，信号输出电路13输出的第一输入信号s_4为低电平，从而时钟产生电路11停止工作，降低时钟产生电路11的功耗。计数器12持续输出1111，从而信号输出电路13持续输出高电平，直到使能端的逻辑信号in为低电平，信号输出电路13和计数器12均停止工作。

根据实际需要，可以设置信号输出电路13输出高电平的触发周期个数。在一实施例中，信号输出电路13可以在接收到0111时，即计数器12接收到7个周期的时钟信号时，信号输出电路13输出高电平。从而即使逻辑信号in存在持续时间少于7个周期的短脉冲，信号输出电路13也不会输出高电平，从而消除短脉冲的干扰。

上述实施例提供的技术方案，通过时钟产生电路11根据逻辑信号in和第一输入信号s_4生成时钟信号，计数器12统计时钟信号的周期个数，输出相应的第二输入信号ck<n:0>。信号输出电路13可以根据第二输入信号ck<n:0>输出脉冲消除信号out，从而在逻辑信号in持续的周期个数达到一定数量时，脉冲消除信号out可以输出高电平，由此可以消除逻辑信号中包含的短脉冲，消除短脉冲造成的误触发，提高信号稳定性和准确性。

如图3所示，上述时钟产生电路11包括：第一与门电路112、振荡器(osc)111以及第二与门电路113。

第一与门电路112的一个输入端用于接收逻辑信号in，另一个输入端用于接收第一输入信号s_4。从而在逻辑信号in和第一输入信号s_4均是高电平时，第一与门电路112输出高电平。当逻辑信号in和/或第一输入信号s_4是低电平时，第一与门电路112输出低电平。为与下文的其他与门电路进行区分，此处称为第一与门电路112。

振荡器111的使能端en连接第一与门电路112的输出端。在第一与门电路112输出高电平时，振荡器111工作，在第一与门电路112输出低电平时，振荡器111停止工作。振荡器111可以认为是频率源，按照固定频率输出高电平(也就是时钟脉冲)。

第二与门电路113的一个输入端用于接收第一输入信号s_4，另一个输入端连接振荡器111的时钟脉冲输出端；第二与门电路113的输出端连接计数器12，用于向计数器(counter)12输出时钟信号。在第一输入信号s_4是高电平时，第二与门电路113输出的时钟信号与振荡器111输出的时钟脉冲相同。在第一输入信号s_4是低电平时，第一与门电路112输出低电平，导致振荡器111停止工作，从而第二与门电路113也无时钟信号输出。

如图3所示，上述信号输出电路13包括：多输入与门电路131、第一触发器132、第二触发器133、与非门电路134以及第一反相器135。

多输入与门电路131的多个输入端用于输入第二输入信号ck<n:0>。在多个输入端同时输入高电平时，多输入与门电路131输出高电平。对于4输入与门电路来说，第二输入信号ck<n:0>是1111(即四个高电平)时，多输入与门电路131输出高电平。

在一实施例中，假设规定逻辑信号in持续7个时钟周期以上均是高电平，最后输出高电平，则第二输入信号ck<n:0>可以是0111(ck<3>,ck<2>,ck<1>,ck<0>)。其中，第一路信号ck<3>可以先通过反相器反相后再输入多输入与门电路131，从而在第二输入信号ck<n:0>是0111时，多输入与门电路131可以输出高电平。

第一触发器132的信号输入端d连接多输入与门电路131的输出端。第一触发器132可以是d触发器，在时钟信号上升沿时第一触发器132的输出端q跟随输入端d的信号，从而在多输入与门电路131输出高电平时，第一触发器132输出高电平。

第二触发器133的信号输入端d连接第一触发器132的信号输出端q。在第一触发器132输出高电平时，第二触发器133输出高电平。第二触发器133与第一触发器132相同。

与非门电路134的一个输入端连接第一触发器132的信号输出端，与非门电路134的另一个输入端连接第二触发器133的信号输出端q；与非门电路134的输出端用于向时钟产生电路11输出第一输入信号s_4。在第一触发器132输出高电平，第二触发器133输出高电平时，与非门电路134输出低电平。从而在时钟信号的周期个数少于预设值(例如15个周期)时，多输入与门电路131输出低电平，第一触发器132和第二触发器133输出低电平，与非门电路134输出高电平，即第一输入信号s_4是高电平，从而促使信号产生电路继续工作输出时钟信号。

第一反相器135的输入端连接与非门电路134的输出端；第一反相器135的输出端用于输出脉冲消除信号。在与门非电路输出低电平时，第一反相器135输出高电平。从而在计数器12统计出时钟信号的周期个数大于预设值n时，也就是逻辑信号in处于高电平的时间大于nt(t表示时钟信号的周期)时，第一反相器135输出的电压逻辑信号in是高电平。

如图3所示，第一触发器132的时钟脉冲输入端clk连接时钟产生电路11的时钟信号输出端a。从而保持整个电路时序的同步。在一实施例中，信号输出电路13还包括：第二反相器136；第二反相器136的一端连接时钟产生电路11的时钟信号输出端a，第二反相器136的另一端连接第二触发器133的时钟脉冲输入端clk。

时钟产生电路11输出的时钟信号与第二触发器133接收到的时钟脉冲正好反相。第一触发器132为上升沿触发器，第二反相器136与第二触发器133构成下降沿触发器，从而第二触发器133比第一触发器132晚半个周期，由此保证第二触发器133接收到第一触发器132输出的信号。

在一实施例中，第一触发器132和第二触发器133的使能端en用于输入逻辑信号in。从而在逻辑信号in为高电平时，第一触发器132和第二触发器133可以启动，在逻辑信号in为低电平时，第一触发器132和第二触发器133可以停止工作。

图4是图3所示脉冲消除电路100中不同位置的信号波形示意图。如图4所示，in表示逻辑信号in，开始in为低电平，此时enosc也为0。随后in上升，电路以in的上升沿开始计时，此时电路开始工作，enosc变为高电平，osc(振荡器111)启动，电路开始计算周期，当in为高电平的时间超过nt(n是预设的时钟周期个数)，即osc输出时钟超过n个周期时多输入与门电路131输出变为1，随后第一触发器132和第二触发器133依次被触发，即s_2与s_3依次变为1；然后与非门电路134的输出s_4由1变为0；s_4经过第一反相器135产生out信号，由0变为1；s_4经过第一与门电路112又将en_osc变为0，此时out输出为高电平，enosc为低电平，osc关闭。当in为高电平的持续时间少于nt时间时，out信号不会被触发。当逻辑信号in变为低电平时，整个电路停止工作。

图5为本申请一实施例提供的电压检测电路示意图。如图5所示，该电压检测电路包括：图1或3所示的脉冲消除电路100，还可以包括迟滞比较器200。

迟滞比较器200的输出端连接时钟产生电路11，用于提供逻辑信号in至时钟产生电路11；迟滞比较器200的正向输入端用于输入参考电压vref，反向输入端用于输入第二电压信号vdet_2。迟滞比较器200用于比较第二电压信号vdet_2和参考电压，得到逻辑信号in。

迟滞比较器200输出的逻辑信号in可以作为使能信号提供至计数器12、第一触发器132和第二触发器133。

迟滞比较器200是一个具有迟滞回环传输特性的比较器。又可理解为加正反馈的单限比较器。在反相输入单门限电压比较器的基础上引入正反馈网络，就组成了具有双门限值的反相输入迟滞比较器200。迟滞比较器200的参考电压vref为芯片内部参考电压，可以通过设置vref电压来调节逻辑信号in的电压阈值。

第二电压信号vdet_2在递增接近上门限电压前，逻辑信号in可以维持高电平不变。在第二电压信号vdet_2再增加，逻辑信号in可以保持低电平不变。若第二电压信号vdet_2递减，只要大于下门限值，逻辑信号in始终保持低电平不变，只有当第二电压信号vdet_2小于下门限值时，逻辑信号in才跳变到高电平。从而即使第二电压信号vdet_2存在噪声和纹波，也不影响逻辑信号in的结果，消除了噪声和纹波的干扰。

在一实施例中，如图5所示，该电压检测电路还包括调压电路300。

调压电路300的输入端用于输入第一电压信号vdet，调压电路300的输出端连接迟滞比较器200的反向输入端，调压电路300用于对第一电压信号vdet进行升压或降压，输出第二电压信号vdet_2。

第一电压信号vdet可以认为是待测电压信号。调压电路300可以对第一电压信号vdet进行升压或降压。由于待测电压信号的电压值通常较高或较低，超过了后级迟滞比较器200的输入范围。因此需要将待检测电压降压或升压，调到符合迟滞比较器200的输入范围内。若待测电压信号较高，可通过电阻分压将其成固定比例降低；若待检测电压较低，可将其通过调压器按固定比例升压。这样便得到与待测电压信号成正比的第二电压信号vdet_2。假设调压比例为固定值k，则有vdet/vdet_2＝k，又有△vdet/△vdet_2＝k。因此当待检测电压vdet改变时，第二电压信号vdet_2也会成固定比例变化。

图6是本申请实施例提供的一种调压电路300示意图。如图6所示，将第一电压信号vdet用电阻r1和电阻r2分压产生第二电压信号vdet_2。计算公式通过调压电路300提前对待测电压信号进行降压，可以扩大电压检测的范围。

图7是本申请实施例提供的第一电压信号vdet、第二电压信号vdet_2、逻辑信号in以及脉冲消除信号的波形示意图。

如图7所示，vdet为第一电压信号(即待检测电压)，调压电路300将vdet调至适合迟滞比较器200检测的第二电压信号vdet_2；迟滞比较器200将第二电压信号vdet_2与参考电压作比，输出逻辑信号in；之后脉冲消除电路100消除错误短脉冲tpulse。最终输出一个正确的脉冲消除信号out。

图8是本申请实施例提供的电压检测方法的流程示意图。该电压检测方法可以应用于图5对应实施例提供的电压检测电路。该电压检测方法包括以下步骤s810-步骤s830。

在步骤s810中，通过调压电路300接收待检测的第一电压信号，对所述第一电压信号进行升压或降压，得到第二电压信号；

在步骤s820中，通过迟滞比较器200比较所述第二电压信号和参考电压，得到逻辑信号；

在步骤s830中，通过脉冲消除电路100消除所述逻辑信号中包含的持续时间小于阈值的脉冲突变，得到脉冲消除信号。

脉冲突变是指信号变化持续的时间小于阈值的短脉冲，例如，脉冲持续小于10微秒，可以认为是短脉冲。

其中，上述调压电路300、迟滞比较器200和脉冲消除电路100可以参照上文实施例实现。

在一实施例中，如图9所示，上述步骤830通过脉冲消除电路100消除所述逻辑信号中包含的持续时间小于阈值的脉冲突变，得到脉冲消除信号可以包括以下步骤。

步骤831：通过时钟产生电路11接收逻辑信号in和第一输入信号s_4，输出时钟信号。第一输入信号s_4可以由信号输出电路13输出。

在时钟信号的周期个数小于预设个数时，信号输出电路13输出的第一输入信号s_4为高电平，时钟产生电路11接收高电平的逻辑信号in和高电平的第一输入信号s_4，输出时钟信号。

步骤832：通过计数器12接收时钟信号，并统计时钟信号的周期个数，生成第二输入信号ck<n:0>。

计数器12可以统计时钟信号的周期个数，并输出多位二进制数字信号。例如，0111表示7个周期，1111表示15个周期。第二输入信号ck<n:0>就是计数器12生成的多位二进制数字信号。第二输入信号ck<n:0>可以输入信号输出电路13。

步骤833：通过信号输出电路13根据第二输入信号ck<n:0>，生成脉冲消除信号。

信号输出电路13接收到第二输入信号ck<n:0>，处理后生成脉冲消除信号。例如第二输入信号ck<n:0>是1111时，脉冲消除信号输出高电平。在第二输入信号ck<n:0>小于1111时(即时钟信号的周期个数小于15个时)，脉冲消除信号输出低电平。从而消除短时脉冲造成的干扰。

本申请实施例提供的电压检测电路和电压检测方法，可以应用于amoled(有源矩阵有机发光二极体面板)的驱动芯片中，可用于对外部提供的电源电压的检测，也可以用于对芯片内部产生电压的检测。实时监测电压情况，电压过低及异常掉电时，输出会有触发。

本申请实施例还提供了一种电子设备，该电子设备可以包括上述实施例所述的电压检测电路。其中，该电子设备可以包括amoled驱动装置、lcd(liquidcrystaldisplay)驱动装置、电源管理装置或电压检测装置。

在一实施例中，该电子设备可以是智能移动装置，智能移动装置可以是设有amoled显示屏或lcd显示屏的智能手机、智能穿戴设备、智能机器人等。

该电子设备还可以是显示装置，例如设有amoled显示屏或lcd显示屏的电视机、电脑或显示器。

该电子设备还可以是供电装置(例如补电盒、电箱、配电柜、ups不间断电源)、直流电检测装置或报警装置。本申请实施例提供的电压检测电路可以安装于上述提供的电子设备中。

在本申请所提供的几个实施例中，所展示的装置和方法，也可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，附图中的流程图和框图显示了根据本申请的多个实施例的装置、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分，模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。在有些作为替换的实现方式中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。

另外，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。

功能如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例方法的全部或部分步骤。而前述的存储介质包括：u盘、移动硬盘、只读存储器(rom，read-onlymemory)、随机存取存储器(ram，randomaccessmemory)、磁碟或者光盘等各种可以存储程序代码的介质。