基于伪中位数累加的周期性弱信号检测方法及装置与流程

本发明涉及信号处理技术领域，尤其涉及一种基于伪中位数累加的周期性弱信号检测方法及装置。

背景技术：

对于信噪比(snr，signal-to-noiseratio)很低以至于信号波形被淹没在噪声中的周期性弱信号，直接观察波形无法判断弱信号是否存在，因此需要通过专门的方法来检测。周期性弱信号的检测在通信、机械探伤、神经生物学等诸多领域被广泛应用。

一种简单有效的检测方法是数字累加法，该方法通过adc(analog-to-digitalconverter，模数转换器)对信号进行采样，adc的采样率恰好是待检测的弱信号的重复频率的整数倍。通过对多个重复周期的信号波形进行对应采样点累加，可以提高弱信号的信噪比，当累加次数足够多时，弱信号对应的累加和将明显区别于噪声对应的累加和，使得弱信号的存在能够被检测出来。该方法在gerhardschmidt等人的论文(complementarycodeanddigitalfilteringfordetectionofweakvhfradarsignalsfromthemesosphere，1979年)中被报道过。

早期的adc，其数据时钟和采样时钟是同一个时钟。随着adc采样率的不断提高，出现了一些类型的adc，其采样时钟频率为数据时钟频率的偶数倍，这种设计可以降低adc的采样数据向后端传输的难度，例如：texasinstruments公司的ads5400芯片。然而，在这种设计下，由于adc的内部电路部分地工作在与采样率不同的时钟频率下，在adc的采样数据中，会混入周期性的弱干扰信号，该弱干扰信号的周期是adc采样周期的偶数倍。由于该弱干扰信号是adc的内部电路产生的，因此无法通过adc之前的模拟滤波电路消除。当弱干扰信号的信噪比无法被视为远远小于待检测的周期性弱信号的信噪比时，弱干扰信号的存在可能会严重地影响数字累加法的检测结果，甚至可能会造成数字累加法的失效。

技术实现要素：

本发明的目的是提供一种基于伪中位数累加的周期性弱信号检测方法及装置，以消除偶数倍采样周期的弱干扰信号对周期性弱信号检测的影响。

本发明的目的是通过以下技术方案实现的：

一种基于伪中位数累加的周期性弱信号检测方法，包括：

利用adc采样一个可能存在周期性弱信号的模拟信号后得到采样数据，所述adc的采样率是所述周期性弱信号的重复频率的n倍，n＝4p，p为正整数，所述采样数据的数量为n×l+p，l为正整数；所述周期性弱信号信噪比小于设定的最低指标；

将采样数据按照序号输出为两路，从而得到两组采样数据，两组采样数据之间存在p个数据的延迟，每一组采样数据都分割为l段，每一段采样数据的数量为4p，两组数据存在部分重叠；通过伪中位数提取方法计算出每一段采样数据的左右伪中位数；再以组为单元，对组内所有左伪中位数与右伪中位数分别求和，再计算求和结果差值的绝对值作为左右差，从而得到两个左右差；

将左右差中的最大值与设定的阈值进行比较；若左右差中的最大值大于阈值，则认定周期性弱信号存在，通过左右差中的最大值计算信噪比；否则，则认定周期性弱信号不存在。

一种基于伪中位数累加的周期性弱信号检测装置，包括：adc与数字检测单元；其中：

adc，用于采样一个可能存在周期性弱信号的模拟信号，得到采样数据，所述adc的采样率是所述周期性弱信号的重复频率的n倍，n＝4p，p为正整数，所述采样数据的数量为n×l+p，l为正整数；所述周期性弱信号信噪比小于设定的最低指标；

数字检测单元包括：数据划分与延迟单元、左右差计算单元、两输入最大值计算单元、以及过阈甄别单元；数据划分与延迟单元，用于将采样数据按照序号输出为两路，从而得到两组采样数据，两组采样数据之间存在p个数据的延迟，每一组采样数据都分割为l段，每一段采样数据的数量为4p，两组数据存在部分重叠；左右差计算单元，通过伪中位数提取方法计算出每一段采样数据的左右伪中位数；再以组为单元，对组内所有左伪中位数与右伪中位数分别求和，再计算求和结果差值的绝对值作为左右差，从而得到两个左右差；两输入最大值计算单元，用于选出左右差中的最大值；过阈甄别单元，用于将左右差中的最大值与设定的阈值进行比较；若左右差中的最大值大于阈值，则认定周期性弱信号存在，通过左右差中的最大值计算信噪比；否则，则认定周期性弱信号不存在。

由上述本发明提供的技术方案可以看出，不仅能够从噪声中检测周期性的弱信号，并且不受采样过程中引入的偶数倍采样周期的周期性弱干扰信号的影响；而且，由于中位数本身是一个抗极值干扰的统计量，因此，该方法具有较好的稳健性。此外，该方案还存在一个潜在的特性：由于左右差中的最大值与周期性弱信号的信噪比呈正相关性，因此，对于确定形状的周期性弱信号，还能够用于估算信号的信噪比。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。

图1为本发明实施例提供的一种基于伪中位数累加的周期性弱信号检测方法的流程图；

图2为本发明实施例提供的一种基于伪中位数累加的周期性弱信号检测装置的示意图；

图3为本发明实施例提供的数字检测单元的示意图；

图4为本发明实施例提供的左右差计算单元的示意图；

图5为本发明实施例提供的k输入中位数提取单元的示意图。

具体实施方式

下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明的保护范围。

本发明实施例提供一种基于伪中位数累加的周期性弱信号检测方法，如图1所示，其主要包括：

1、利用adc采样一个可能存在周期性弱信号的模拟信号后得到采样数据，所述adc的采样率是所述周期性弱信号的重复频率的n倍，n＝4p，p为正整数，所述采样数据的数量为n×l+p，l为正整数；所述周期性弱信号信噪比小于设定的最低指标。

本发明实施例中，可以先通过滤波器对模拟信号进行滤波后，再进入adc进行采样。

2、将采样数据按照序号输出为两路，从而得到两组采样数据，两组采样数据之间存在p个数据的延迟，每一组采样数据都分割为l段，每一段采样数据的数量为4p；通过伪中位数提取方法计算出每一段采样数据的左右伪中位数；再以组为单元，对组内所有左伪中位数与右伪中位数分别求和，再计算求和结果差值的绝对值作为左右差，从而得到两个左右差。

本步骤优选实施方式如下：

第一组采样数据为：序号从1～n×l的采样数据；第二组采样数据为：序号从p+1～n×l+p的采样数据；

第一组采样数据计算出的左右伪中位数序列记为ml[i]、mr[i]；第二组采样数据计算出的左右伪中位数序列记为m'l[i]、m'r[i]，i＝1,2,…,l；

对所有的ml[i]、mr[i]、m'l[i]、以及m'r[i]各自分别进行求和，求和结果对应的记为：suml、sumr、sum'l、以及sum'r；

再计算左右差dlr和d'lr，其中，dlr＝|suml-sumr|，d'lr＝|sum'l-sum'r|。

优选的，通过伪中位数提取方法计算出每一段数据的左右伪中位数的方式包括：

每一段采样数据的数量量为4p，将序号从1～2p的采样数据作为datal，序号从2p+1～4p的采样数据作为datar；

对于datal，将其均匀地切分成2p/k段，每一段的数据量为k，每一段通过k输入中位数提取单元计算中位数，从而得到一个中位数序列；其中，2p＝k^a，k为偶数，a为正整数；

若得到的中位数序列的长度大于1，则将中位数序列均匀地切分成若干段，每一段的数据量为k，每一段通过k输入中位数提取单元计算中位数，从而得到一个新的中位数序列；如此反复，直到中位数序列中只有一个中位数，最终得到的这一中位数即为所属采样数据的左伪中位数；

对于datar，采用相同的方式处理，得到所属采样数据的右伪中位数。

优选的，所述k输入中位数提取单元计算中位数的方式包括：

所述k输入中位数提取单元先对k个输入的数据按数值大小进行排序得到一个有序的序列sd[k]，k＝1,2,…,k，然后计算中位数m＝(sd[k/2]+sd[k/2+1])/2。

3、将左右差中的最大值与设定的阈值进行比较；若左右差中的最大值大于阈值，则认定周期性弱信号存在，通过左右差中的最大值计算信噪比；否则，则认定周期性弱信号不存在。

本发明实施例提供的上述方案，能够从噪声中检测周期性的弱信号，并且不受采样过程中引入的偶数倍采样周期的周期性弱干扰信号的影响。伪中位数通过逐级提取中位数的方式获得，易于在软件或硬件中实现。对于确定形状的周期性弱信号，本发明提供的方法还能够用于估算周期性弱信号的信噪比。此外，由于中位数本身是一个抗极值干扰的统计量，因此，本发明提供的方法具有较好的稳健性。

为了便于理解，下面结合一个具体示例进行说明。

本示例中，待测信号在高斯噪声的基础上，可能叠加了一个正极性的周期性弱脉冲信号；当待测信号＝高斯噪声+周期性弱脉冲时，待测信号就是周期性弱信号，需要对待测信号进行信噪比的估算；当待测信号＝高斯噪声时，待测信号不是周期性弱信号。

设高斯噪声的标准差为σ0，脉冲信号的幅度为s，则脉冲信号的信噪比定义为：

snr(db)＝＝20log1o(s/σo)

在本示例中，脉冲的snr为-20db，占空比为10％；高斯噪声的均值为0v。待测信号输入adc中后，在adc内部电路的干扰下，叠加了一个周期性的弱干扰信号。在本示例中，弱干扰信号的重复频率为adc采样率的1/2，其snr为-15db。adc对信号进行采样后，输出采样数据。在本示例中，adc的分辨率为1bit，当信号幅度大于0v时，输出的码值为1，当信号幅度小于等于0v时，输出的码值为0；adc的采样率是待测弱脉冲信号重复频率的n＝128倍，对应p＝32，k＝4，a＝3；取l＝10000，故采样数据的数量为(n×l+p)＝1280032。

获得采样数据后，将序号从1～1280000的采样数据按顺序分割成10000段，每一段的数据量为128，每一段通过伪中位数提取方法计算出伪中位数ml[i]、mr[i]，i＝1,2,…,10000；将序号从33～1280032的采样数据按顺序分割成10000段，每一段的数据量为128，每一段通过伪中位数提取方法计算出伪中位数m'l[i]、m'r[i]，i＝1,2,…,10000。

接着，对所有的ml[i]求和得到suml，对所有的mr[i]求和得到sumr，对所有的m'l[i]求和得到sum'l，对所有的m'r[i]求和得到sum'r。

然后，计算伪中位数累加和的左右差dlr和d'lr，其中，dlr＝|suml-sumr|，d'lr＝|sum'l-sum'r|。

接下来，计算max_d，其中，max_d为dlr和d'lr中的最大值；

最后，将max_d与一个阈值th进行比较，若max_d>th，则以此认定周期性弱信号存在；否则，认定周期性弱信号不存在。其中，th的值是通过前期标定确定的。

在上述过程中使用的伪中位数提取方法包括以下步骤：

s'1，对于128个采样数据，将其中序号从1～64的采样数据作为datal，序号从65～128的采样数据作为datar。

s'2，对于datal，将其均匀地切分成2p/k＝16段，每一段的数据量为4，每一段通过4输入中位数提取单元计算中位数，从而得到长度为16的一个中位数序列。

s'3，由于上一步得到的中位数序列的长度大于1，因此，将该中位数序列均匀地切分成4段，每一段的数据量为4，每一段通过4输入中位数提取单元计算中位数，从而得到一个长度为4的新的中位数序列。这个新序列中的4个中位数通过4输入中位数提取单元计算得到datal对应的伪中位数ml。

s'4，对于datar，类似于datal，通过s'2、s'3所述的方法得到其对应的伪中位数mr。

在上述过程中使用的4输入中位数提取单元的功能为：对于4个输入的数据按数值大小进行排序后得到一个有序的序列sd[k]，k＝1,2,3,4，该单元输出的中位数m＝(sd[2]+sd[3])/2。

对本示例进行了蒙特卡洛模拟：当正极性的周期性弱脉冲信号存在时，5次模拟得到的max_d分别为100.8750，81.2500，105.7500，122.0000，79.6250；当正极性的周期性弱脉冲信号不存在时，5次模拟得到的max_d分别为23.3750，27.2500，13.0000，28.1250，15.3750。蒙特卡洛模拟结果表明了本发明所提供的基于伪中位数累加的周期性弱信号检测方法的有效性。

本发明另一实施例还提供一种基于伪中位数累加的周期性弱信号检测装置，该装置可用于实现前述的方法，如图2所示，其装置主要包括：adc与数字检测单元；其中：

adc，用于采样一个可能存在周期性弱信号的模拟信号，得到采样数据，所述adc的采样率是所述周期性弱信号的重复频率的n倍，n＝4p，p为正整数，所述采样数据的数量为n×l+p，l为正整数；所述周期性弱信号信噪比小于设定的最低指标；本发明实施例中，可以先通过滤波器对模拟信号进行滤波后，再进入adc进行采样。

示例性的，可以设置adc的分辨率为8bit，adc的采样率是周期性弱信号的重复频率的n＝32倍。

如图3所示，数字检测单元包括：数据划分与延迟单元、左右差计算单元、两输入最大值计算单元、以及过阈甄别单元；数据划分与延迟单元，用于将采样数据按照序号输出为两路，从而得到两组采样数据，两组采样数据之间存在p(例如，p＝8)个数据的延迟，每一组采样数据都分割为l段，每一段采样数据的数量为4p；左右差计算单元，通过伪中位数提取方法计算出每一段采样数据的左右伪中位数；再以组为单元，对组内所有左伪中位数与右伪中位数分别求和，再计算求和结果差值的绝对值作为左右差，从而得到两个左右差；左右差计算单元的数目为两个，每一左右差计算单元独自计算一组采样数据的左右差；两输入最大值计算单元，用于选出左右差中的最大值；过阈甄别单元，用于将左右差中的最大值与设定的阈值进行比较；若左右差中的最大值大于阈值，则认定周期性弱信号存在，通过左右差中的最大值计算信噪比；否则，则认定周期性弱信号不存在。

如图4所示，每一左右差计算单元均包括：a个链式的k输入中位数提取单元(图4以链式的4输入中位数提取单元为例)、两个数字累加单元、一个减法单元、一个绝对值计算单元；所述a个链式k输入中位数提取单元级联相接，最后一个链式k输入中位数提取单元输出的数据交替地输入两个数字累加单元中进行累加，两个累加结果输入减法单元中求差，求差结果输入绝对值计算单元中计算得到伪中位数累加和的左右差；其中：

第一组采样数据为：序号从1～n×l的采样数据；第二组采样数据为：序号从p+1～n×l+p的采样数据；

第一个左右差计算单元中的a个链式k输入中位数提取单元输出第一组采样数据的左右伪中位数序列ml[i]、mr[i]；第二个左右差计算单元中的a个链式k输入中位数提取单元输出第二组采样数据的左右伪中位数序列m'l[i]、m'r[i]，i＝1,2,…,l；

第一个左右差计算单元中的两个数字累加单元对所有的ml[i]、mr[i]各自分别进行求和，求和结果对应的记为uml、sumr；第二个左右差计算单元中的两个数字累加单元对所有的m'l[i]、m'r[i]各自分别进行求和，求和结果对应的记为：sum'l、sum'r；

第一个左右差计算单元中的减法单元与绝对值计算单元配合计算出左右差dlr：dlr＝|suml-sumr|；第二个左右差计算单元中的减法单元与绝对值计算单元配合计算出左右差d'lr：d'lr＝|sum'l-sum'r|。

优选的，通过伪中位数提取方法计算出每一段数据的左右伪中位数的方式包括：

每一段采样数据的数量量为4p，将序号从1～2p的采样数据作为datal，序号从2p+1～4p的采样数据作为datar；

对于datal，将其均匀地切分成2p/k段，每一段的数据量为k，每一段通过k输入中位数提取单元计算中位数，从而得到一个中位数序列；其中，2p＝k^a，k为偶数，a为正整数；

若得到的中位数序列的长度大于1，则将中位数序列均匀地切分成若干段，每一段的数据量为k，每一段通过k输入中位数提取单元计算中位数，从而得到一个新的中位数序列；如此反复，直到中位数序列中只有一个中位数，最终得到的这一中位数即为所属采样数据的左伪中位数；

对于datar，采用相同的方式处理，得到所属采样数据的右伪中位数。

如图5所示，所述k输入中位数提取单元包括：串并转换单元、排序单元与平均值计算单元；

串并转换单元，用于将k个输入的数据对应的存储至k个存储单元中；

排序单元，用于对k个输入的数据按数值大小进行排序得到一个有序的序列sd[k]，k＝1,2,…,k；

平均值计算单元，用于计算中位数m＝(sd[k/2]+sd[k/2+1])/2。

上述装置内所涉及的技术细节可参见前述方法实施例，故不再赘述。值得注意的是，在上述不同实施例中，针对各参数给出了一个或多个的具体数值，但是，给出的具体数值仅为示例，并非构成限制，在实际操作中，用户可根据实际情况或者经验来设定各参数的具体数值。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将装置的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例可以通过软件实现，也可以借助软件加必要的通用硬件平台的方式来实现。基于这样的理解，上述实施例的技术方案可以以软件产品的形式体现出来，该软件产品可以存储在一个非易失性存储介质(可以是cd-rom，u盘，移动硬盘等)中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述的方法。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明披露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书的保护范围为准。