嵌有电子组件的基板的制作方法

本申请要求于2019年12月17日在韩国知识产权局提交的第10-2019-0168945号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用被全部包含于此。

本公开涉及一种嵌有电子组件的基板。

背景技术：

近来，要求诸如移动电话、平板pc等的电子装置在保持高性能的同时具有小型化并且纤薄化的尺寸。因此，已经开发了一种用于将要嵌在印刷电路板中的嵌有电子组件的基板(诸如无源元件、有源元件等)的技术。

此外，在这样的嵌有电子组件的基板的情况下，可能由于嵌入式电子组件的发热而出现诸如电子组件的寿命缩短和性能劣化等的问题。因此，需要一种用于从嵌有电子组件的基板散热的嵌入的结构。

技术实现要素：

本公开的一方面在于提供一种具有改善的散热性能的嵌有电子组件的基板。

本公开的另一方面在于提供一种利用除了在基板中安装有电子组件的区域之外的区域的嵌有电子组件的基板。

根据本公开的一方面，一种嵌有电子组件的基板包括：第一芯层；第一贯通部，贯穿所述第一芯层；第一电子组件，设置在所述第一贯通部中；包封剂，设置在所述第一贯通部的至少一部分中，并且覆盖所述第一电子组件的至少一部分；第二芯层，设置在所述包封剂上；以及第一贯通过孔，贯穿所述第二芯层。所述第一贯通过孔连接到所述第一电子组件。

根据本公开的一方面，一种嵌有电子组件的基板包括：芯层；贯通部，贯穿所述芯层；电子组件，设置在所述贯通部中；包封剂，设置在所述贯通部的至少一部分中，并且覆盖所述电子组件的至少一部分；积聚层，设置在所述包封剂的上侧上，并且包括连接到所述电子组件的垫的金属层；绝缘层，设置在所述包封剂的与所述包封剂的所述上侧相对的下侧上；贯通过孔，贯穿所述绝缘层；以及导电结构，嵌在所述包封剂中并且使所述贯通过孔和所述电子组件彼此连接。所述导电结构和所述金属层利用不同的材料制成。

附图说明

通过下面结合附图进行的详细描述，本公开的以上和其他方面、特征和优点将被更清楚地理解，在附图中：

图1是示出根据示例的电子装置系统的框图的示例的示意图；

图2是示出根据示例的电子装置的示意性透视图；

图3是根据示例的嵌有电子组件的基板的示意性截面图；

图4是根据另一示例的嵌有电子组件的基板的示意性截面图；

图5是根据另一示例的嵌有电子组件的基板的示意性截面图；

图6是根据另一示例的嵌有电子组件的基板的示意性截面图；

图7a至图9e是示出根据示例的嵌有电子组件的基板的制造工艺的一部分的示意图；以及

图10是示出其中半导体封装件安装在根据示例的嵌有电子组件的基板上的情况的示例的示意性截面图。

具体实施方式

在下文中，将参照附图描述本公开的实施例。在附图中，为了描述清楚，元件的形状、尺寸等可被放大或简要示出。

电子装置

图1是示出根据示例的电子装置系统的框图的示例的示意图。

参照图1，电子装置1000可将主板1010容纳在其中。主板1010可包括物理连接和/或电连接到其的芯片相关组件1020、网络相关组件1030、其他组件1040等。这些组件可通过各种信号线1090连接到下面将描述的其他组件。

芯片相关组件1020可包括：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(dram))、非易失性存储器(例如，只读存储器(rom))、闪存等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(cpu))、图形处理器(例如，图形处理单元(gpu))、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片，诸如模拟数字转换器(adc)、专用集成电路(asic)等。然而，芯片相关组件1020不限于此，而是还可包括其他类型的芯片相关组件。此外，芯片相关组件1020可彼此组合。

网络相关组件1030可包括被指定为根据诸如以下的协议操作的组件：无线保真(wi-fi)(电气与电子工程师协会(ieee)802.11族等)、全球微波接入互操作性(wimax)(ieee802.16族等)、ieee802.20、长期演进(lte)、演进数据最优化(ev-do)、高速分组接入+(hspa+)、高速下行链路分组接入+(hsdpa+)、高速上行链路分组接入+(hsupa+)、增强型数据gsm环境(edge)、全球移动通信系统(gsm)、全球定位系统(gps)、通用分组无线业务(gprs)、码分多址(cdma)、时分多址(tdma)、数字增强型无绳电信(dect)、蓝牙、3g协议、4g协议和5g协议以及在上述协议之后指定的任意其他无线协议和有线协议。然而，网络相关组件1030不限于此，而是还可包括被指定为根据各种其他无线标准或协议或者有线标准或协议操作的组件。此外，网络相关组件1030可与上述芯片相关组件1020一起彼此组合。

其他组件1040可包括高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(ltcc)、电磁干扰(emi)滤波器、多层陶瓷电容器(mlcc)等。然而，其他组件1040不限于此，而是还可包括用于各种其他目的的无源组件等。此外，其他组件1040可与上述芯片相关组件1020或网络相关组件1030一起彼此组合。

根据电子装置1000的类型，电子装置1000可包括可物理连接或电连接到主板1010或者可不物理连接或电连接到主板1010的其他组件。这些其他组件可包括例如相机1050、天线1060、显示器1070、电池1080、音频编解码器(未示出)、视频编解码器(未示出)、功率放大器(未示出)、指南针(未示出)、加速计(未示出)、陀螺仪(未示出)、扬声器(未示出)、大容量存储单元(例如，硬盘驱动器)(未示出)、光盘(cd)驱动器(未示出)、数字通用光盘(dvd)驱动器(未示出)等。然而，这些其他组件不限于此，而是还可根据电子装置1000的类型等而包括用于各种目的的其他组件。

电子装置1000可以是智能电话、个人数字助理(pda)、数字摄像机、数码相机、网络系统、计算机、监视器、平板pc、膝上型pc、上网本pc、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，而可以是处理数据的任意其他电子装置。

图2是示出电子装置的示例的示意性透视图。

参照图2，电子装置可以是例如智能电话1100。主板1110可容纳在智能电话1100中，并且各种电子组件1120可物理连接和/或电连接到主板1110。此外，可物理连接或电连接到主板1110或者可不物理连接或电连接到主板1110的其他组件(诸如相机模块1130和/或扬声器1140)可容纳在主板1110中。电子组件1120的一部分可以是芯片相关组件(例如，半导体封装件1121)，但不限于此。半导体封装件1121可以是表面安装型，诸如多层印刷电路板的封装板上的半导体芯片或无源组件，但不限于此。此外，电子装置不必局限于智能电话1100，而可以是如上所述的其他电子装置。

嵌有电子组件的基板

图3是根据示例的嵌有电子组件的基板100a的示意性截面图。

参照图3，根据示例的嵌有电子组件的基板100a可包括：第一芯层110；第一贯通部100ha和第二贯通部100hb，形成在第一芯层110中；第一电子组件120a和第二电子组件120b，分别设置在第一贯通部110ha和第二贯通部110hb中；包封剂130，覆盖第一电子组件120a和第二电子组件120b中的每个的至少一部分，并且填充第一贯通部110ha和第二贯通部110hb中的每个的至少一部分；导电过孔133，贯穿包封剂130的至少一部分，并且连接到第一电子组件120a和第二电子组件120b中的每个；导电图案132，埋设在包封剂130中并且连接到导电过孔133；第二芯层140，设置在包封剂130上；第一贯通过孔143a，贯穿第二芯层140并且连接到第一电子组件120a；第二贯通过孔143b，贯穿第二芯层140并且连接到第二电子组件120b；绝缘层150，设置在第二芯层140上；第三贯通过孔160，贯穿第一芯层110、包封剂130、第二芯层140和绝缘层150；第一积聚层210，设置在第一芯层110上，并且包括连接到第一电子组件120a、第二电子组件120b和第三贯通过孔160中的每个的一个或更多个金属层212a至212c；第二积聚层220，设置在第二芯层140上并且包括连接到第一贯通过孔143a、第二贯通过孔143b和第三贯通过孔160中的每个的一个或更多个金属层222a至222c；第一钝化层310，设置在第一积聚层210上；以及第二钝化层320，设置在第二积聚层220上。

在嵌有电子组件的基板的情况下，可能由于嵌入式电子组件的发热而出现诸如电子组件的寿命缩短和性能劣化的问题。当嵌有电子组件的基板的内部区域的一部分被用作散热结构时，提供一种在保持基板的整体尺寸的同时具有改善的散热性能的嵌有电子组件的基板是可行的。

在根据示例的嵌有电子组件的基板100a的情况下，分别设置在第一芯层110的第一贯通部110ha和第二贯通部110hb中的第一电子组件120a和第二电子组件120b中的每个可通过导电图案132连接到贯穿第二芯层140的贯通过孔143a和143b。

具体地，在根据示例的嵌有电子组件的基板100a的情况下，第一贯通过孔143a和第二贯通过孔143b中的每个可连接到第一电子组件120a和第二电子组件120b的相应电极垫(pad，也称作“焊盘”)120ap和120bp。然而，本公开不限于此，而是可变型为根据另一示例的嵌有电子组件的基板100b至100d。

绝缘层150和第二积聚层220可进一步设置在第二芯层140上。在这种情况下，第一贯通过孔143a和第二贯通过孔143b中的每个可连接到第二积聚层220的金属过孔223a至223c以及金属层222a至222c。

因此，第一电子组件120a和第二电子组件120b中的每个中产生的热可通过导电过孔133、导电图案132、第一贯通过孔143a或第二贯通过孔143b、金属过孔223a至223c以及金属层222a至222c散发到基板的外部。因此，可改善由于嵌入式电子组件的发热而引起的诸如电子组件的寿命缩短和性能劣化的问题。

另外，当要求提供一种包含具有预定厚度或更大厚度的芯层的嵌有电子组件的基板时，芯层140的部分区域(芯层的一部分)可用作用于散热的区域。因此，可提供一种在保持基板的整体尺寸的同时具有改善的散热性能的嵌有电子组件的基板。

在下文中，将更详细地描述根据示例的嵌有电子组件的基板100a的每种构造。

第一芯层110的材料没有特别限制，而是可使用任意材料，只要其具有绝缘性能即可。例如，可使用诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂或者其中热固性树脂或热塑性树脂与无机填料一起浸在诸如玻璃布或玻璃织物的芯材料中的树脂(例如，半固化片、abf(ajinomotobuild-upfilm)、fr-4、双马来酰亚胺三嗪(bt)等)。如果需要，可使用感光介电(pid)树脂。第一芯层110的厚度可大于绝缘层150的厚度以及第一积聚层210和第二积聚层220中的每个的厚度。

第一贯通部110ha和第二贯通部110hb中的每个可贯穿第一芯层110的至少一部分。尽管附图中示出了其中第一芯层110具有两个贯通部的情况，但贯通部的数量可小于或大于附图中所示的数量。例如，第一芯层110可仅具有第一贯通部110ha，或者还可具有第三贯通部。然而，其不限于此。

第一电子组件120a和第二电子组件120b中的每个可以是无源组件(诸如多层陶瓷电容器(mlcc)、功率电感器(pi)等)或者有源组件(诸如集成电路(ic)和裸片(die))。

第一电子组件120a和第二电子组件120b可分别包括主体120ab和120bb。另外，第一电子组件120a和第二电子组件120b可分别包括电极垫120ap和120bp。因此，第一贯通过孔143a和第二贯通过孔143b可分别连接到第一电子组件120a和第二电子组件120b中的每个的主体120ab和120bb和/或电极垫120ap和120bp。

在附图中，示出了设置有两个电子组件(第一电子组件120a和第二电子组件120b)，但嵌入的电子组件的数量可小于或大于附图中所示的嵌入的电子组件的数量。另外，虽然示出了在第一贯通部110ha和第二贯通部110hb中的每个中设置有一个电子组件，但设置在一个贯通部中的电子组件的数量可大于或小于附图中所示的数量。例如，还可在第一贯通部110ha中设置第三电子组件。然而，其不限于此。

包封剂130的材料没有特别限制，而是可使用任意材料，只要其具有绝缘性能即可。例如，可使用诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂或者其中热固性树脂或热塑性树脂与无机填料一起浸在诸如玻璃布或玻璃织物的芯材料中的树脂(例如，半固化片、abf(ajinomotobuild-upfilm)、fr-4、双马来酰亚胺三嗪(bt)等)。如果需要，可使用感光介电(pid)树脂。

可使用诸如铜(cu)、铝(al)、银(ag)、锡(sn)、金(au)、镍(ni)、铅(pb)、钛(ti)或它们的合金的导电材料作为导电过孔133的形成材料。导电过孔133可利用导电材料完全填充，或者导电材料可沿着通路孔的壁形成。另外，导电过孔133的形状可以是本领域中已知的任意形状，诸如锥形形状、圆柱形形状等。

可使用诸如铜(cu)、铝(al)、银(ag)、锡(sn)、金(au)、镍(ni)、铅(pb)、钛(ti)或它们的合金的导电材料作为导电图案132的形成材料。

导电过孔133和导电图案132可连接到第一贯通过孔143a和第二贯通过孔143b。因此，第一电子组件120a和第二电子组件120b中产生的热可分别经由导电过孔133和导电图案132通过第一贯通过孔143a或第二贯通过孔143b散发到嵌有电子组件的基板的外部。

第二芯层140的材料没有特别限制，而是可使用任意材料，只要其具有绝缘性能即可。例如，可使用诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂或者其中热固性树脂或热塑性树脂与无机填料一起浸在诸如玻璃布或玻璃织物的芯材料中的树脂(例如，半固化片、abf(ajinomotobuild-upfilm)、fr-4、双马来酰亚胺三嗪(bt)等)。如果需要，可使用感光介电(pid)树脂。第二芯层140的厚度可大于绝缘层150的厚度以及第一积聚层210和第二积聚层220中的每个的厚度。

可使用诸如铜(cu)、铝(al)、银(ag)、锡(sn)、金(au)、镍(ni)、铅(pb)、钛(ti)或它们的合金的导电材料作为第一贯通过孔143a和第二贯通过孔143b中的每个的形成材料。第一贯通过孔143a和第二贯通过孔143b中的每个可利用导电材料完全填充，或者导电材料可沿着通路孔的壁形成。当第一贯通过孔143a和第二贯通过孔143b中的每个形成为使得导电材料沿着通路孔的壁形成时，通路孔的壁的内侧可利用绝缘材料(未示出)等填充。另外，第一贯通过孔143a和第二贯通过孔143b中的每个的形状可以是本领域中已知的所有形状，诸如锥形形状、圆柱形形状等。

第一贯通过孔143a和第二贯通过孔143b可贯穿第二芯层140，并且连接导电图案132以及第二积聚层220的第一金属层222a至第三金属层222c。因此，第一电子组件120a和第二电子组件120b中产生的热可通过导电过孔133、导电图案132、第一贯通过孔143a或第二贯通过孔143b以及第二积聚层220的第一金属层222a至第三金属层222c散发到嵌有电子组件的基板的外部。

绝缘层150的材料没有特别限制，而是可使用任意材料，只要其具有绝缘性能即可。例如，可使用诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂或者其中热固性树脂或热塑性树脂与无机填料一起浸在诸如玻璃布或玻璃织物的芯材料中的树脂(例如，半固化片、abf(ajinomotobuild-upfilm)、fr-4、双马来酰亚胺三嗪(bt)等)。如果需要，可使用感光介电(pid)树脂。

可使用诸如铜(cu)、铝(al)、银(ag)、锡(sn)、金(au)、镍(ni)、铅(pb)、钛(ti)或它们的合金的导电材料作为第三贯通过孔160的形成材料。贯通过孔160可利用导电材料完全填充，或者导电材料可沿着通路孔的壁形成。如附图中所示，当贯通过孔160沿着通路孔的壁形成时，通路孔的壁的内侧可利用绝缘材料(未示出)等填充。另外，贯通过孔160的形状可具有本领域中的所有形状，诸如锥形形状、圆柱形形状等。

贯通过孔160可贯穿第一芯层110、包封剂130、第二芯层140和绝缘层150，并且可使第一积聚层210的第一金属层212a至第三金属层212c和第二积聚层220的第一金属层222a至第三金属层222c彼此连接。

第一积聚层210可包括：第一金属层212a，设置在包封剂130上；第一金属过孔213a，贯穿包封剂130的一部分，并且连接电子组件120a和120b以及第一金属层212a；第一绝缘层211a，设置在包封剂130上并且覆盖第一金属层212a；第二金属层212b，设置在第一绝缘层211a上；第二金属过孔213b，贯穿第一绝缘层211a的一部分并且连接第一金属层212a和第二金属层212b；第二绝缘层211b，设置在第一绝缘层211a上并且覆盖第二金属层212b；第三金属层212c，设置在第二绝缘层211b上；以及第三金属过孔213c，贯穿第二绝缘层211b的一部分并且连接第二金属层212b和第三金属层212c。

然而，本公开不限于此，而是可在本领域技术人员的创造力内的范围中尽可能地改变。也就是说，包括在第一积聚层210中的绝缘层、金属层和金属过孔的数量可大于或小于附图中所示的包括在第一积聚层210中的绝缘层、金属层和金属过孔的数量。

第一绝缘层211a至第二绝缘层211b中的每个的材料没有特别限制，而是可使用任意材料，只要其具有绝缘性能即可。例如，可使用诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂或者其中热固性树脂或热塑性树脂与无机填料一起浸在诸如玻璃布或玻璃织物的芯材料中的树脂(例如，半固化片、abf(ajinomotobuild-upfilm)、fr-4、双马来酰亚胺三嗪(bt)等)。如果需要，可使用感光介电(pid)树脂。

根据绝缘层中的每个的材料、工艺等可能无法区分第一绝缘层211a至第二绝缘层211b之间的边界。也就是说，在层压工艺期间，第一绝缘层211a至第二绝缘层211b可彼此一体化，或者它们之间的边界表面可能不清晰，使得可能难以在完整的嵌有电子组件的基板的结构中在视觉上确定它们之间的边界。

可使用诸如铜(cu)、铝(al)、银(ag)、锡(sn)、金(au)、镍(ni)、铅(pb)、钛(ti)或它们的合金的导电材料作为第一金属层212a至第三金属层212c的形成材料。第一金属层212a至第三金属层212c中的每个可根据设计而执行各种功能。例如，第一金属层212a至第三金属层212c中的每个可包括接地(gnd)图案、电力(pwr)图案、信号(s)图案等。这里，信号(s)图案可包括除接地(gnd)图案、电力(pwr)图案等之外的各种信号图案，诸如数据信号图案等。另外，可包括过孔垫、连接端子垫等。此外，嵌在包封剂中的导电结构和积聚层中的金属层可利用不同的材料制成，例如，嵌在包封剂130中的导电结构(包括导电过孔133和导电图案132)和第一积聚层210的第一金属层212a至第三金属层212c可利用不同的材料制成。

可使用诸如铜(cu)、铝(al)、银(ag)、锡(sn)、金(au)、镍(ni)、铅(pb)、钛(ti)或它们的合金的导电材料作为第一金属过孔213a至第三金属过孔213c的形成材料。第一金属过孔213a至第三金属过孔213c中的每个可利用导电材料完全填充，或者导电材料可沿着通路孔的壁形成。另外，第一金属过孔213a至第三金属过孔213c的形状可以是本领域中已知的所有形状，诸如锥形形状、圆柱形形状等。

第二积聚层220可包括：第一金属层222a，设置在绝缘层150上；第一金属过孔223a，贯穿绝缘层150并且使第一贯通过孔143a和第二贯通过孔143b连接到第一金属层222a；第一绝缘层221a，设置在绝缘层150上并且覆盖第一金属层222a；第二金属层222b，设置在第一绝缘层221a上；第二金属过孔223b，贯穿第一绝缘层221a的一部分并且连接第一金属层222a和第二金属层222b；第二绝缘层221b，设置在第一绝缘层221a上并且覆盖第二金属层222b；第三金属层222c，设置在第二绝缘层221b上；以及第三金属过孔223c，贯穿第二绝缘层221b的一部分并且连接第二金属层222b和第三金属层222c。

然而，本公开不限于此，而是可在可由本领域技术人员实现的范围内尽可能地改变。也就是说，包括在第二积聚层220中的绝缘层、金属层和金属过孔的数量可大于或小于附图中所示的包括在第二积聚层220中的绝缘层、金属层和金属过孔的数量。

第一绝缘层221a至第二绝缘层221b中的每个的材料没有特别限制，而是可使用任意材料，只要其具有绝缘性能即可。例如，可使用诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂或者其中热固性树脂或热塑性树脂与无机填料一起浸在诸如玻璃布或玻璃织物的芯材料中的树脂(例如，半固化片、abf(ajinomotobuild-upfilm)、fr-4、双马来酰亚胺三嗪(bt)等)。如果需要，可使用感光介电(pid)树脂。

根据绝缘层中的每个的材料、工艺等可能无法区分第一绝缘层221a至第二绝缘层221b之间的边界。也就是说，在层压工艺期间，第一绝缘层221a至第二绝缘层221b可彼此一体化，或者它们之间的边界表面可能不清晰，使得可能难以用肉眼在完整的嵌有电子组件的基板的结构中在视觉上确定它们之间的边界。

可使用诸如铜(cu)、铝(al)、银(ag)、锡(sn)、金(au)、镍(ni)、铅(pb)、钛(ti)或它们的合金的导电材料作为第一金属层222a至第三金属层222c的形成材料。第一金属层222a至第三金属层222c可根据设计而执行各种功能。例如，第一金属层222a至第三金属层222c中的每个可包括接地(gnd)图案、电力(pwr)图案、信号(s)图案等。这里，信号(s)图案可包括除接地(gnd)图案、电力(pwr)图案等之外的各种信号图案，诸如数据信号图案等。另外，可包括过孔垫、连接端子垫等。

具体地，第一金属层222a至第三金属层222c可包括连接到第一贯通过孔143a和第二贯通过孔143b的金属图案。因此，如上所述，第一电子组件120a和第二电子组件120b中产生的热可通过导电过孔133、导电图案132、贯通过孔143a和143b、金属过孔223a至223c以及金属层222a至222c散发到基板的外部。

可使用诸如铜(cu)、铝(al)、银(ag)、锡(sn)、金(au)、镍(ni)、铅(pb)、钛(ti)或它们的合金的导电材料作为第一金属过孔223a至第三金属过孔223c的形成材料。第一金属过孔223a至第三金属过孔223c可根据设计而执行各种功能。第一金属过孔223a至第三金属过孔223c中的每个可利用导电材料完全填充，或者导电材料可沿着通路孔的壁形成。另外，第一金属过孔223a至第三金属过孔223c中的每个的形状可以是本领域中已知的所有形状，诸如锥形形状、圆柱形形状等。

第一钝化层310是用于保护第一积聚层210免受外部物理损害和/或化学损害等的额外构造。第一钝化层310可具有用于使第一积聚层210的金属层212c的至少一部分暴露的开口。第一钝化层310的材料没有特别限制。例如，可使用诸如感光绝缘树脂的感光绝缘材料或阻焊剂，但不限于此。

第二钝化层320是用于保护第二积聚层220免受外部物理损害和/或化学损害等的额外构造。第二钝化层320可具有用于使第二积聚层220的金属层222c的至少一部分暴露的开口。第二钝化层320的材料没有特别限制。例如，可使用诸如感光绝缘树脂的感光绝缘材料或阻焊剂，但不限于此。

图4是示出根据另一示例的嵌有电子组件的基板100b的示意性截面图。

参照图4，根据另一示例的嵌有电子组件的基板100b可包括其中第二积聚层220的第一金属层222a至第三金属层222c之中的至少一个金属层使在根据示例的嵌有电子组件的基板100a中的第一贯通过孔143a和第二贯通过孔143b连接的金属图案。例如，如附图中所示，第一金属层222a可包括使第一贯通过孔143a和第二贯通过孔143b连接的金属图案，但不限于此。

其他内容与根据示例的嵌有电子组件的基板100a中描述的基本相同，从而将省略对其的详细描述。

图5是示出根据另一示例的嵌有电子组件的基板100c的示意性截面图。

参照图5，在根据另一示例的嵌有电子组件的基板100c中，第一贯通过孔143a和第二贯通过孔143b可分别连接到根据上述示例的嵌有电子组件的基板100a中的第一电子组件120a和第二电子组件120b的主体120ab和120bb。

其他内容与根据示例的嵌有电子组件的基板100a中描述的基本相同，从而将省略对其的详细描述。

图6是示出根据另一示例的嵌有电子组件的基板100d的示意性截面图。

参照图6，在根据另一示例的嵌有电子组件的基板100d中，第一贯通过孔143a可连接到根据上述示例的嵌有电子组件的基板100a中的第一电子组件120a和第二电子组件120b的相应主体120ab和120bb。因此，多个电子组件120a和120b中产生的热可通过一个贯通过孔143a散发到基板的外部。

图7a至图9e是示出根据示例的嵌有电子组件的基板100a的制造工艺的一部分的示图。

参照图7a，分别形成贯穿第一芯层110的第一贯通部110ha和第二贯通部110hb，然后将粘合膜410附着到第一芯层110的一侧。

可通过使用磨料颗粒的喷砂法、使用等离子体的干蚀刻法等来执行第一贯通部110ha和第二贯通部110hb中的每个的形成。然而，本公开不限于此，而是可通过使用机械钻孔、激光钻孔等来形成第一贯通部110ha和第二贯通部110hb中的每个。当使用机械钻孔、激光钻孔形成第一贯通部110ha和第二贯通部110hb时，可执行诸如高锰酸盐法的去污处理等以去除第一贯通部110ha和第二贯通部110hb中的树脂污迹。

可使用粘合膜410，只要可固定第一芯层110即可，并且作为非限制性示例，可使用已知的带等。已知的带的示例可以是通过热处理而具有减弱的粘合力的热处理可固化的粘合带、通过紫外线照射而具有减弱的粘合力的紫外线可固化的粘合带等。

参照图7b，可在第一贯通部110ha和第二贯通部110hb中分别设置第一电子组件120a和第二电子组件120b，然后可使用包封剂130a包封第一电子组件120a和第二电子组件120b。

第一电子组件120a和第二电子组件120b可设置为使得第一电子组件120a和第二电子组件120b分别在第一贯通部110ha和第二贯通部110hb中附着在粘合膜410上。因此，第一芯层110的一个表面以及第一电子组件120a和第二电子组件120b中的每个的一个表面可基本上位于相同的平面上。也就是说，第一芯层110的一个表面以及第一电子组件120a和第二电子组件120b中的每个的一个表面可共面。在这种情况下，在第一贯通部110ha和第二贯通部110hb中的每个中，第一电子组件120a和第二电子组件120b中的每个可设置为与第一芯层110间隔开预定距离。

包封剂130a可覆盖第一电子组件120a和第二电子组件120b中的每个的至少一部分，并且可填充第一贯通部110ha和第二贯通部110hb中的每个中的空间的至少一部分。可通过已知的方法形成包封剂130a，例如，可通过层压前体然后固化来形成包封剂130a。可选地，可通过在粘合膜410上涂覆包封剂130a以包封第一电子组件120a和第二电子组件120b然后固化来形成包封剂130a。可通过固化来固定第一电子组件120a和第二电子组件120b。

参照图7c，可形成贯穿包封剂130a的一部分并且使第一电子组件120a的电极垫120ap和第二电子组件120b的电极垫120bp暴露的通路孔133h。另外，可剥离粘合膜410。

可使用光刻法、机械钻孔、激光钻孔等形成通路孔133h。

粘合膜410的剥离方法没有特别限制，而是可通过已知的方法执行。例如，当使用通过热处理而具有减弱的粘合力的热处理可固化的粘合带、通过紫外线照射而具有减弱的粘合力的紫外线可固化的粘合带等时，可在通过对粘合膜410进行热处理而减弱粘合力之后，或者在通过向粘合膜410照射紫外线来减弱粘合力之后执行粘合膜410的剥离方法。

参照图7d，可在通路孔133h中设置导电膏420。

可使用诸如铜(cu)、铝(al)、银(ag)、锡(sn)、金(au)、镍(ni)、铅(pb)、钛(ti)或它们的合金的导电材料作为导电膏420。导电膏420可设置为比通路孔133h的上表面突出得远。因此，如稍后所述，导电膏可流入到已形成的包封剂130b的贯通部130bh中。设置在通路孔133h中的导电膏420可形成导电过孔133，并且设置在包封剂130b的贯通部130bh中的导电膏420可形成导电图案132。

参照图8a，首先可制备第二芯层140，然后可形成贯穿第二芯层140的第一贯通部143ah和第二贯通部143bh。

可通过光刻法、机械钻孔、激光钻孔等形成第一贯通部143ah和第二贯通部143bh中的每个。当通过使用机械钻孔、激光钻孔形成第一贯通部143ah和第二贯通部143bh时，可执行诸如高锰酸盐法的去污处理等以去除第一贯通部143ah和第二贯通部143bh中的树脂污迹。然而，本公开不限于此，并且如果需要，可通过使用磨料颗粒的喷砂法、使用等离子体的干蚀刻法等来执行第一贯通部143ah和第二贯通部143bh中的每个的形成。

参照图8b，可在第一贯通部143ah和第二贯通部143bh中的每个中执行镀覆工艺以形成第一贯通过孔143a和第二贯通过孔143b。可使用电镀或无电镀(具体地，化学气相沉积(cvd)、物理气相沉积(pvd)、溅射、减成、加成、半加成工艺(sap)、改进的半加成工艺(msap)等)作为镀覆工艺，但不限于此。

可利用导电材料完全填充第一贯通部143ah和第二贯通部143bh中的每个，或者可沿着通路孔的壁形成导电材料。当第一贯通部143ah和第二贯通部143bh中的每个形成为使得沿着通路孔的壁形成导电材料时，可利用绝缘材料(未示出)填充通路孔的壁的内侧。

参照图9a和图9b，顺序堆叠金属板440、包封剂130c、通过图7a至图7c的工艺形成的包括第一芯层110、电子组件120a和120b、包封剂130a和导电膏420的结构、在其中具有贯通部130bh的包封剂130b、通过图8a至图8b的工艺形成的包括第二芯层140和贯通过孔143a和143b的结构、绝缘层150以及金属板430。

在这种情况下，包封剂130a、130b和130c以及绝缘层150的形成材料可处于未固化状态或半固化状态。因此，根据每个绝缘层的材料、工艺等可能无法区分层压之后的包封剂130a、130b和130c之间的边界。也就是说，包封剂130a、130b和130c的形成材料可在层压工艺期间彼此一体化，或者它们之间的边界表面可能不清晰，使得可能难以用肉眼在完整的嵌有电子组件的基板的结构中在视觉上确定它们之间的边界。例如，在图3中，包封剂130a、130b和130c被示出为彼此一体化的一个包封剂130并且它们没有边界表面。然而，与图3中所示不同，包封剂130可包括彼此分离的两层或更多层。

另外，导电膏420可流入到形成在包封剂130b中的贯通部130bh中。因此，如图9b中所示，可形成导电过孔133和导电图案132。也就是说，设置在通路孔133h中的导电膏420可形成导电过孔133，设置在包封剂130b的贯通部130bh中的导电膏420可形成导电图案132。因此，利用相同材料制成的导电图案132和导电过孔133可以是用于将贯通过孔143a或143b连接到电子组件120a或120b的导电结构。

参照图9c，可通过已知的蚀刻方法等去除金属板440和430，并且可形成第三贯通部160h。

可通过光刻法、机械钻孔、激光钻孔等形成第三贯通部160h。当通过使用机械钻孔和/或激光钻孔形成第三贯通部160h时，可执行诸如高锰酸盐法的去污处理以去除第三贯通部160h中的树脂污迹。然而，本公开不限于此，并且如果需要，可通过使用磨料颗粒的喷砂法、使用等离子体的干蚀刻法等执行第三贯通部160h中的每个的形成。

参照图9d，可在第三贯通部160h中执行镀覆工艺以形成第三贯通过孔160。

可使用电镀或无电镀(具体地，化学气相沉积(cvd)、物理气相沉积(pvd)、溅射、减成、加成、半加成工艺(sap)、改进的半加成工艺(msap)等)作为镀覆工艺，但不限于此。

可通过利用导电材料填充来形成第三贯通过孔160，或者可沿着通路孔的壁形成导电材料。当第三贯通过孔160形成为使得沿着通路孔的壁形成导电材料时，可利用绝缘材料(未示出)填充通路孔的内侧。

参照图9e，可在基板的两个表面上形成第一积聚层210和第二积聚层220。

在第一积聚层210的情况下，首先可形成贯穿包封剂130的金属过孔213a。另外，可在包封剂130上形成第一金属层212a。接下来，可在包封剂130上形成覆盖第一金属层212a的第一绝缘层211a。此后，可形成贯穿第一绝缘层211a的第二金属过孔213b。另外，可在第一绝缘层211a上形成第二金属层212b。接下来，可在第一绝缘层211a上形成覆盖第二金属层212b的第二绝缘层211b。此后，可形成贯穿第二绝缘层211b的第三金属过孔213c。另外，可在第二绝缘层211b上形成第三金属层212c。

第一金属过孔213a至第三金属过孔213c以及第一金属层212a至第三金属层212c可通过以下步骤形成：使用光刻法、机械钻孔、激光钻孔等在包封剂130中或在第一绝缘层211a至第二绝缘层211b中形成通路孔，然后通过干膜等使第一绝缘层211a至第二绝缘层211b图案化，并且通过镀覆工艺等填充通路孔和图案化的空间。

可通过以下方式形成第一绝缘层211a至第二绝缘层211b：通过已知的层压方法层压前体然后固化前体，或者通过已知的涂覆方法涂覆前体材料然后对其进行固化。

在第二积聚层220的情况下，可形成贯穿绝缘层150的第一金属过孔223a。另外，可在绝缘层上形成第一金属层222a。接下来，可在绝缘层150上形成覆盖第一金属层222a的第一绝缘层221a。此后，可形成贯穿第一绝缘层221a的第二金属过孔223b。另外，可在第一绝缘层221a上形成第二金属层222b。接下来，可在第一绝缘层221a上形成覆盖第二金属层222b的第二绝缘层221b。此后，可形成贯穿第二绝缘层221b的第三金属过孔223c。另外，可在第二绝缘层221b上形成第三金属层222c。这些形成方法与第一积聚层210的形成方法相同。

如果需要，可在第一积聚层210和第二积聚层220上分别形成第一钝化层310和第二钝化层320。可通过层压第一钝化层310和第二钝化层320中的每个的前体然后对其进行固化，或者通过涂覆第一钝化层310和第二钝化层320中的每个的形成材料然后对其进行固化来形成第一钝化层310和第二钝化层320中的每个。可形成开口(未标记)，使得第一积聚层210的金属层212c的至少一部分和第二积聚层220的金属层222c的至少一部分暴露。

根据示例的嵌有电子组件的基板100a的制造工艺可在可由本领域技术人员实现的范围内改变。例如，可改变每种构造的材料、制造顺序和/或制造方法。

图10是其中半导体封装件510安装在根据示例的嵌有电子组件的基板100a上的示例的示意性截面图。

参照图10，半导体封装件510可通过连接端子520安装在第一积聚层210上。因此，半导体封装件510中的半导体芯片可电连接到根据示例的嵌有电子组件的基板100a。

在示例实施例中，术语“连接”不仅可指“直接连接”，还可包括通过粘合层等的方法的“间接连接”。此外，术语“电连接”可包括其中元件“物理连接”的情况和其中元件“不物理连接”的情况两者。此外，术语“第一”、“第二”等可用于将一个元件与另一元件区分开，并且可不限制关于元件的顺序和/或重要性或其他。在一些情况下，在不脱离示例实施例的权利范围的情况下，第一元件可被称为第二元件，类似地，第二元件可被称为第一元件。

在示例实施例中，术语“示例实施例”可不指一个相同的示例实施例，而是可被提供以描述和强调每个示例实施例的不同的独特特征。以上提出的示例实施例可被实现为不排除与其他示例实施例的特征的组合的可能性。例如，除非另外指示，否则即使在一个示例实施例中描述的特征没有在其他示例实施例中描述，所述特征也可被理解为与其他示例实施例相关。

示例实施例中使用的术语仅用于描述示例实施例，并不意在限制本公开。除非另外指出，否则单数术语包括复数形式。

如上所述，作为本公开的各种效果之中的一种效果，提供一种具有改善的散热性能的嵌有电子组件的基板是可行的。

作为本公开的各种效果之中的另一效果，提供一种利用除了在基板中安装有电子组件的区域之外的区域的嵌有电子组件的基板是可行的。

虽然以上已经示出并且描述了示例实施例，但是对本领域技术人员来说将明显的是，在不脱离由所附权利要求限定的本发明的范围的情况下，可进行修改和变型。