技术特征：
1.一种锁相环电路的检测控制电路，所述锁相环电路包括与控制电压端电连接的压控振荡器；其特征在于，所述检测控制电路包括：界限电压生成电路，分别与设定电流输入端、电源电压端和接地端电连接；且所述界限电压生成电路被配置为根据所述设定电流输入端的设定电流、所述电源电压端和所述接地端，通过第一界限电压输出端输出第一界限电压以及通过第二界限电压输出端输出第二界限电压；其中，所述第一界限电压小于所述第二界限电压；检测确定电路，分别与所述控制电压端、所述第一界限电压输出端、所述第二界限电压输出端电连接；所述检测确定电路被配置为在所述锁相环电路的模式为第一模式且所述控制电压端的电压小于所述第一界限电压时，通过检测输出端输出第一检测标志信号；在所述锁相环电路的模式为第二模式且所述控制电压端的电压大于所述第二界限电压时，通过所述检测输出端输出第二检测标志信号；其中，所述锁相环电路工作在所述第一模式时，所述压控振荡器输出的信号的频率随所述控制电压端的电压减小而升高；所述锁相环电路工作在所述第二模式时，所述压控振荡器输出的信号的频率随所述控制电压端的电压升高而升高。2.如权利要求1所述的检测控制电路，其特征在于，所述检测确定电路还被配置为在所述锁相环电路的模式为第一模式且所述控制电压端的电压小于所述第一界限电压时，通过调节控制端输出第一调节控制信号；所述检测控制电路还包括：第一电压调节电路；其中，所述第一电压调节电路分别与所述控制电压端、所述调节控制端、调节使能端以及调节复位端电连接；且所述第一电压调节电路被配置为在所述锁相环电路的模式为第一模式且所述控制电压端的电压小于所述第一界限电压时，根据所述调节控制端、所述调节使能端以及所述调节复位端的信号，使所述控制电压端的电压升高。3.如权利要求2所述的检测控制电路，其特征在于，所述界限电压生成电路包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管以及第一电阻；所述第一晶体管的栅极和第一端均与所述设定电流输入端电连接，所述第一晶体管的第二端与所述接地端电连接；所述第二晶体管的栅极与所述第一晶体管的栅极电连接，所述第二晶体管的第一端与所述第三晶体管的栅极和第二端电连接，所述第二晶体管的第二端与所述接地端电连接；所述第三晶体管的第一端与所述电源电压端电连接；所述第四晶体管的栅极与所述第三晶体管的栅极电连接，所述第四晶体管的第一端与所述电源电压端电连接，所述第四晶体管的第二端与所述第五晶体管的第一端电连接；所述第五晶体管的栅极与所述第一晶体管的栅极电连接，所述第五晶体管的第二端与所述接地端电连接；所述第六晶体管的第一端与所述电源电压端电连接，所述第六晶体管的栅极和第二端与所述第二界限电压输出端电连接；所述第七晶体管的栅极与所述第一晶体管的栅极电连接，所述第七晶体管的第一端与所述第一界限电压输出端电连接，所述第七晶体管的第二端与所述接地端电连接；所述第一电阻的第一端与所述第二界限电压输出端电连接，所述第一电阻的第二端与
所述第一界限电压输出端电连接。4.如权利要求2所述的检测控制电路，其特征在于，所述检测确定电路包括：第一比较器、第二比较器、第一反相器、第二反相器、第三反相器、第一与门、第一与非门以及第二与非门；所述第一比较器的正相输入端与所述控制电压端电连接，所述第一比较器的负相输入端与所述第二界限电压输出端电连接，所述第一比较器的输出端与所述第一反相器的输入端电连接；所述第一反相器的输出端分别与所述第一与门的第一输入端以及所述第一与非门的第一输入端电连接；所述第二比较器的正相输入端与所述控制电压端电连接，所述第二比较器的负相输入端与所述第一界限电压输出端电连接，所述第二比较器的输出端与所述第二反相器的输入端电连接；所述第二反相器的输出端与所述第三反相器的输入端电连接；所述第三反相器的输出端与所述第二与非门的第二输入端电连接；所述第一与门的第二输入端与所述第二反相器的输出端电连接，所述第一与门的输出端与所述检测输出端电连接；所述第一与非门的第二输入端与所述第二与非门的输出端电连接，所述第一与非门的输出端与所述第二与非门的第一输入端电连接；所述第二与非门的输出端与所述调节控制端电连接。5.如权利要求2-4任一项所述的检测控制电路，其特征在于，所述第一电压调节电路包括：第二与门、第三与门、第四反相器、第五反相器、第一或非门以及第一调节晶体管；所述第二与门的第一输入端与所述调节控制端电连接，所述第二与门的第二输入端与所述调节使能端电连接，所述第二与门的输出端与所述第四反相器的输入端电连接；所述第四反相器的输出端与所述第三与门的第二输入端电连接；所述第三与门的第一输入端与所述调节复位端电连接，所述第三与门的输出端与锁相环复位端电连接；所述第五反相器的输入端与所述调节复位端电连接，所述第五反相器的输出端与所述第一或非门的第二输入端电连接；所述第一或非门的第一输入端所述第二与门的输出端电连接，所述第一或非门的输出端与所述第一调节晶体管的栅极电连接；所述第一调节晶体管的第一端与所述电源电压端电连接，所述第一调节晶体管的第二端与所述控制电压端电连接。6.如权利要求1所述的检测控制电路，其特征在于，所述检测确定电路还被配置为在所述锁相环电路的模式为第二模式且所述控制电压端的电压大于所述第二界限电压时，通过所述调节控制端输出第二调节控制信号；所述检测控制电路还包括：第二电压调节电路；其中，所述第二电压调节电路分别与所述控制电压端、所述调节控制端、调节使能端以及调节复位端电连接；且所述第二电压调节电路被配置为在所述锁相环电路的模式为第二模式且所述控制电压端的电压大于所述第二界限电压时，根据所述调节控制端、所述调节使能端以及所述调节复位端的信号，使所述
控制电压端的电压降低。7.如权利要求6所述的检测控制电路，其特征在于，所述界限电压生成电路包括：第八晶体管、第九晶体管、第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管以及第二电阻；所述第八晶体管的栅极和第一端均与所述设定电流输入端电连接，所述第八晶体管的第二端与所述接地端电连接；所述第九晶体管的栅极与所述第八晶体管的栅极电连接，所述第九晶体管的第一端与所述第十晶体管的栅极和第二端电连接，所述第九晶体管的第二端与所述接地端电连接；所述第十晶体管的第一端与所述电源电压端电连接；所述第十一晶体管的栅极与所述第十晶体管的栅极电连接，所述第十一晶体管的第一端与所述电源电压端电连接，所述第十一晶体管的第二端与所述第十二晶体管的第一端电连接；所述第十二晶体管的栅极与所述第八晶体管的栅极电连接，所述第十二晶体管的第二端与所述接地端电连接；所述第十四晶体管的栅极与所述第十晶体管的栅极电连接，所述第十四晶体管的第一端与所述电源电压端电连接，所述第十四晶体管的第二端与所述第二界限电压输出端电连接；所述第十三晶体管的栅极和第一端均与所述第一界限电压输出端电连接，所述第十三晶体管的第二端与所述接地端电连接；所述第二电阻的第一端与所述第二界限电压输出端电连接，所述第二电阻的第二端与所述第一界限电压输出端电连接。8.如权利要求6所述的检测控制电路，其特征在于，所述检测确定电路包括：第三比较器、第四比较器、第六反相器、第二反相器、第三反相器、第四与门、第三与非门以及第四与非门；所述第三比较器的正相输入端与所述控制电压端电连接，所述第三比较器的负相输入端与所述第二界限电压输出端电连接，所述第三比较器的输出端与所述第六反相器的输入端电连接；所述第六反相器的输出端分别与所述第七反相器的输入端以及所述第三与非门的第一输入端电连接；所述第七反相器的输出端与所述第四与门的第一输入端电连接；所述第四比较器的正相输入端与所述控制电压端电连接，所述第四比较器的负相输入端与所述第一界限电压输出端电连接，所述第四比较器的输出端分别与所述第四与门的第二输入端以及所述第四与非门的第二输入端电连接；所述第三与非门的第二输入端与所述第四与非门的输出端电连接，所述第三与非门的输出端分别与所述调节控制端以及所述第四与非门的第一输入端电连接；所述第四与非门的输出端与所述第三与非门的第二输入端电连接。9.如权利要求6-8任一项所述的检测控制电路，其特征在于，所述第一电压调节电路包括：第五与门、第六与门、第八反相器、第九反相器、第二或非门以及第二调节晶体管；所述第五与门的第一输入端与所述调节控制端电连接，所述第五与门的第二输入端与
所述调节使能端电连接，所述第五与门的输出端与所述第八反相器的输入端电连接；所述第八反相器的输出端与所述第六与门的第二输入端电连接；所述第六与门的第一输入端与所述调节复位端电连接，所述第六与门的输出端与锁相环复位端电连接；所述第九反相器的输入端与所述调节复位端电连接，所述第九反相器的输出端与所述第二或非门的第二输入端电连接；所述第二或非门的第一输入端所述第五与门的输出端电连接，所述第二或非门的输出端与所述第二调节晶体管的栅极电连接；所述第二调节晶体管的第一端与所述接地端电连接，所述第二调节晶体管的第二端与所述控制电压端电连接。10.一种电子产品，其特征在于，包括锁相环电路以及如权利要求1-9任一项所述的锁相环电路的检测控制电路。