一种高可靠性的传感器读出电路的制作方法

本发明涉及传感器输出领域，具体来讲涉及的是一种高可靠性的传感器读出电路。

背景技术：

无论是生活还是工业应用，传感器无所不在。冰箱和空调的温度控制需要温度传感器、农业土壤的湿度控制需要湿度传感器、人体血糖监测、心电图检测、汽车胎压检测等都需要传感器。对于工业，没有传感器就没有工业自动化。当今信息领域新的研究热点之一的传感网更是大量使用传感器采集数据。传感网的特点之一是大规模，即传感网一般都由大量的传感器节点组成，节点的数量可能达到成千上万，甚至更多。

传感器是一种能够将某物理参数（温度、湿度、压力、浓度等）的变化转换为电气参数（电压电流）的变化的检测装置。现代智能传感器要求传感器装置不仅能实时可靠的采集参数变化，同时还要精确的量化物理参数及其变化。精确量化这一过程就涉及到传感器读出电路，其放大、采样并转换为数字信号，以便系统能简单的读取数字信号就能获知物理参数的变化。

经过检索发现，申请号cn201710072855.9的发明提供一种传感器读出电路。所述传感器读出电路包括斩波开关阵列、多输入接口、运算放大器、反馈网络，温漂校正电路、斩波开关、低通滤波器、数字控制逻辑电路以及振荡器，本发明通过使用温漂校正电路对电阻温漂系数进行校正，以及使用折叠共源共栅放大器对输入的差分电压对进行放大处理，能够减少电阻使用量。

申请号cn201820625328.6的实用新型公开了一种低噪声线性霍尔传感器读出电路；包括霍尔元件、旋转电流电路、第一放大器、斩波器、第二放大器、ptat电流产生电路、开关电容陷波滤波器、缓冲器；霍尔元件与旋转电流电路相连，旋转电流电路的输出端与第一放大器的输入端连接，第一放大器的输出端连接至斩波器的输入端，斩波器的输出端与第二放大器的输入端连接，第二放大器的输出端与开关电容陷波滤波器的输入端相连，开关电容陷波滤波器的输出端与缓冲器的输入端相连，ptat电流产生电路与第二放大器的输入端连接；缓冲器的输出端作为低噪声线性霍尔传感器读出电路的输出端。

申请号cn201921869566.2的实用新型提供一种cmos图像传感器读出电路，本实用新型的cmos图像传感器中相邻多个像素单元为子像素单元矩阵，子像素单元矩阵具有两套读出电路系统，当环境状态为第一状态时，将子像素单元矩阵合并等效为1个像素单元通过第一套读出电路系统读出，实现电荷/电压转换增益大于等于120μv/e-；当环境状态为第二状态时，将子像素单元矩阵的多个像素单元分别独自通过第二套读出电路系统读出，实现电荷/电压转换增益小于等于100μv/e-。

传感器输出的信号一般幅度都很小，一般就分布在μv~mv级别。该微弱信号需要由读出电路的采样保持电路（简称采保）采样放大并保持在采保的输出节点上，然后再由模数转换器转换成数字信号。由于adc转换需要时间，在adc转换过程中，采保由于集成电路工艺限制，输出节点存在不同程度的漏电，该漏电导致adc还没有转换完成时，采保输出节点上的电压都已经完全偏离最初的采样保持值，特别是随着温度升高，漏电会明显升高，这样严重影响整个传感器读出电路的精度。

目前常见解决采保漏电引起adc转换精度降低的方法有两种，其一是采用lowleakage的工艺，这对工艺的选择提出了要求，有时lowleakage工艺又不能满足其他的一些要求；第二种方法是设法提高adc的转换速度，在漏电引入的幅度变化达到1个lsb（leastsignificantbit，最低有效位）之前完成转换。但是adc转换速度的提高，提高了设计难度同时提高了adc实现的功耗，特别是对于功耗有严格要求的系统，比如穿戴设备中的传感器读出电路，adc不能靠提高过采样率来加快adc的转换速度，那样会导致adc功耗开销很大。

技术实现要素：

因此，为了解决上述不足，本发明在此提供一种高可靠性的传感器读出电路；本发明所述的传感器读出电路，通过交替采样和转换，避免了特殊工艺和快速建立的adc的设计要求，大大提高了传感器读出电路的通用性和可靠性。

本发明是这样实现的，构造一种高可靠性的传感器读出电路，其特征在于；具有控制逻辑模块、采样保持电路（s/h）、调制器（sdm）、数字滤波器（filter）；控制逻辑模块接收振荡器（osc）产生周期性的方波信号ck0，同时控制逻辑模块分别对采样保持电路（s/h）、调制器（sdm）、数字滤波器（filter）产生控制信号。

根据本发明所述一种高可靠性的传感器读出电路，其特征在于；该电路运行时；振荡器（osc）产生周期性的方波信号ck0，其频率为fs，周期t=1/fs。方波ck0经过控制逻辑（ctrllogic）产生ck1和ck2信号，其中ck1为采样保持电路（s/h）的控制信号，用以控制采保对传感器（sensor）输出的vs信号进行采样、放大和保持；ck2控制sigmadelta调制器（sdm）采样并转换为单bit或者多bit的数据流qsdm（对于低频sensor应用，一般用单bit的sdm）；qsdm的平均值等于vsh。qsdm数据流经过数字滤波器（filter）降采样并转换为多bit的数字输出data，同时，当完成一次转换时，产生eoc信号，eoc信号用以关闭osc和ctrllogic模块，以便节省功耗。

根据本发明所述一种高可靠性的传感器读出电路，其特征在于；该电路运行时；由于vsh基本上是线性漏电，当vsh漏电导致性能恶化时，重新采样一次，更新vsh的值为传感器正确的值；这样adc转换的vsh值始终是精度可靠的数据；具体时序为，start的上升沿，触发ctrllogic产生ck1控制s/h采样放大传感器输出信号vs得到vsh。ck1变为低电平后，ck2开始控制sdm转换vsh值，同时ck2的反向信号ck2n控制滤波器滤波sdm的输出数据流；由于vsh随时间会减小，一定时间长度（n2*t）的ck2后，ck2关闭，ck1开启，s/h重新采样放大vs更新vsh值；vsh建立完成后，ck1关闭，ck2开启sdm继续转换，如此循环，直到eoc变为高，关闭ck1和ck2以及osc。n1的值根据s/h的offset纠正以及建立时间决定，n2值由最坏情况下的漏电值决定其最大值；n2太小，ck1和ck2交替切换消耗的时间越多，对于整体转换时间有不利影响。

本发明具有如下优点：本发明在此提供一种高可靠性的传感器读出电路；具有如下改进及优点；

其1，本发明所述的传感器读出电路，通过交替采样和转换，避免了特殊工艺和快速建立的adc的设计要求，大大提高了传感器读出电路的通用性和可靠性。

其2，本发明运行时；振荡器（osc）产生周期性的方波信号ck0，其频率为fs，周期t=1/fs。方波ck0经过控制逻辑（ctrllogic）产生ck1和ck2信号，其中ck1为采样保持电路（s/h）的控制信号，用以控制采保对传感器（sensor）输出的vs信号进行采样、放大和保持；ck2控制sigmadelta调制器（sdm）采样并转换为单bit或者多bit的数据流qsdm（对于低频sensor应用，一般用单bit的sdm）。qsdm的平均值等于vsh。qsdm数据流经过数字滤波器（filter）降采样并转换为多bit的数字输出data，同时，当完成一次转换时，产生eoc信号，eoc信号用以关闭osc和ctrllogic模块，以便节省功耗。

其3，改进的传感器读出电路时序如图3所示；由于vsh基本上是线性漏电，当vsh漏电导致性能恶化时，重新采样一次，更新vsh的值为传感器正确的值。这样adc转换的vsh值始终是精度可靠的数据。具体时序为，start的上升沿，触发ctrllogic产生ck1控制s/h采样放大传感器输出信号vs得到vsh。ck1变为低电平后，ck2开始控制sdm转换vsh值，同时ck2的反向信号ck2n控制滤波器滤波sdm的输出数据流。由于vsh随时间会减小，一定时间长度（n2*t）的ck2后，ck2关闭，ck1开启，s/h重新采样放大vs更新vsh值。vsh建立完成后，ck1关闭，ck2开启sdm继续转换......如此循环，直到eoc变为高，关闭ck1和ck2以及osc。n1的值根据s/h的offset纠正以及建立时间决定，n2值由最坏情况下的漏电值决定其最大值。n2太小，ck1和ck2交替切换消耗的时间越多，对于整体转换时间有不利影响。通过改进的时序控制，在其他同样的条件下，改进版传感器读出电路的精度完全不受s/h漏电的影响，大大提高了传感器读出电路的可靠性。

附图说明

图1是本发明电路工作原理框图；

图2是传统传感器读出电路时序；

图3是高可靠性传感器读出电路时序。

具体实施方式

下面将结合附图1-图3对本发明进行详细说明，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明通过改进在此提供一种高可靠性的传感器读出电路，如图1所示，可以按照如下方式予以实施；该电路具有控制逻辑模块、采样保持电路（s/h）、调制器（sdm）、数字滤波器（filter）；控制逻辑模块接收振荡器（osc）产生周期性的方波信号ck0，同时控制逻辑模块分别对采样保持电路（s/h）、调制器（sdm）、数字滤波器（filter）产生控制信号。

本发明运行时；振荡器（osc）产生周期性的方波信号ck0，其频率为fs，周期t=1/fs。方波ck0经过控制逻辑（ctrllogic）产生ck1和ck2信号，其中ck1为采样保持电路（s/h）的控制信号，用以控制采保对传感器（sensor）输出的vs信号进行采样、放大和保持；ck2控制sigmadelta调制器（sdm）采样并转换为单bit或者多bit的数据流qsdm（对于低频sensor应用，一般用单bit的sdm）。qsdm的平均值等于vsh。qsdm数据流经过数字滤波器（filter）降采样并转换为多bit的数字输出data，同时，当完成一次转换时，产生eoc信号，eoc信号用以关闭osc和ctrllogic模块，以便节省功耗。

对于分辨率为n位（假如n=15）的sdm，如果是一阶的构架，那么filter需要32768个ck2周期才能完成建立；对于二阶的构架，加上窗函数的影响，实际滤波器位宽以及截断误差等的影响，filter需要的周期数接近1000。对于低功耗应用，特别是温度传感器中功耗需要严格控制以便于自加热造成的温差大于精度要求（比如0.1℃），fs一般控制在100khz以内，那么1000个周期就达到10ms。

为节省功耗，传感器读出电路都是在需要时才发送一次采样转换命令，比如上图的中start信号。当系统需要当前传感器的数据时，发出一个start信号，经过一定时间长度后去读取data信号，即一次start一个data数据。

传统传感器读出电路的时序如图2所示：传感器sensor输出的微弱信号vs，start信号触发ctrllogic模块产生一次ck1控制采样保持电路（s/h）采样放大vs，得到vsh信号。采样保持完成后，ck1不再触发s/h采样vs，直到下一次发送start信号。该信号由于集成电路晶体管寄生电阻和寄生二极管，会产生微弱泄露，尽管该泄露比较小，但是随着时间慢慢导致vsh(t)<vsh(0)，其中vsh(t)表示vsh电压在t时刻的值，vsh(0)表示在采样结束，完全建立后的电压初值。如果adc的建立时间在ms级，那么vsh在转换结束时的值将比vsh(0)小几mv~几十mv，具体差异与温度和工艺强相关。如此大的差异将导致adc最终转换的值与最初的采样保证的值差别很大，恶劣情况下达到几百个lsb的误差，造成最终的有效精度减少8bit左右，这完全不能接受。

改进的传感器读出电路时序如图3所示；由于vsh基本上是线性漏电，当vsh漏电导致性能恶化时，重新采样一次，更新vsh的值为传感器正确的值。这样adc转换的vsh值始终是精度可靠的数据。具体时序为，start的上升沿，触发ctrllogic产生ck1控制s/h采样放大传感器输出信号vs得到vsh。ck1变为低电平后，ck2开始控制sdm转换vsh值，同时ck2的反向信号ck2n控制滤波器滤波sdm的输出数据流。由于vsh随时间会减小，一定时间长度（n2*t）的ck2后，ck2关闭，ck1开启，s/h重新采样放大vs更新vsh值。vsh建立完成后，ck1关闭，ck2开启sdm继续转换......如此循环，直到eoc变为高，关闭ck1和ck2以及osc。n1的值根据s/h的offset纠正以及建立时间决定，n2值由最坏情况下的漏电值决定其最大值。n2太小，ck1和ck2交替切换消耗的时间越多，对于整体转换时间有不利影响。

通过改进的时序控制，在其他同样的条件下，改进版传感器读出电路的精度完全不受s/h漏电的影响，大大提高了传感器读出电路的可靠性。

本发明相对于现有技术来讲，具有如下改进及优点；

其1，本发明在此提供一种高可靠性的传感器读出电路；本发明所述的传感器读出电路，通过交替采样和转换，避免了特殊工艺和快速建立的adc的设计要求，大大提高了传感器读出电路的通用性和可靠性。

其2，本发明运行时；振荡器（osc）产生周期性的方波信号ck0，其频率为fs，周期t=1/fs。方波ck0经过控制逻辑（ctrllogic）产生ck1和ck2信号，其中ck1为采样保持电路（s/h）的控制信号，用以控制采保对传感器（sensor）输出的vs信号进行采样、放大和保持；ck2控制sigmadelta调制器（sdm）采样并转换为单bit或者多bit的数据流qsdm（对于低频sensor应用，一般用单bit的sdm）。qsdm的平均值等于vsh。qsdm数据流经过数字滤波器（filter）降采样并转换为多bit的数字输出data，同时，当完成一次转换时，产生eoc信号，eoc信号用以关闭osc和ctrllogic模块，以便节省功耗。

其3，改进的传感器读出电路时序如图3所示；由于vsh基本上是线性漏电，当vsh漏电导致性能恶化时，重新采样一次，更新vsh的值为传感器正确的值。这样adc转换的vsh值始终是精度可靠的数据。具体时序为，start的上升沿，触发ctrllogic产生ck1控制s/h采样放大传感器输出信号vs得到vsh。ck1变为低电平后，ck2开始控制sdm转换vsh值，同时ck2的反向信号ck2n控制滤波器滤波sdm的输出数据流。由于vsh随时间会减小，一定时间长度（n2*t）的ck2后，ck2关闭，ck1开启，s/h重新采样放大vs更新vsh值。vsh建立完成后，ck1关闭，ck2开启sdm继续转换......如此循环，直到eoc变为高，关闭ck1和ck2以及osc。n1的值根据s/h的offset纠正以及建立时间决定，n2值由最坏情况下的漏电值决定其最大值。n2太小，ck1和ck2交替切换消耗的时间越多，对于整体转换时间有不利影响。通过改进的时序控制，在其他同样的条件下，改进版传感器读出电路的精度完全不受s/h漏电的影响，大大提高了传感器读出电路的可靠性。

实例：现代物联网、传感网大量采用传感器，每个传感器应用场合不一样，对传感器及其读出电路的要求不一样。比如汽车中使用的传感器及其读出电路会在盛夏高温天气环境下也必须可靠工作，而工业应用传感器，有的有高温操作环境，传感器读出电路性能不能恶化。对于集成电路无处不在的反偏pn结，温度每升高8℃，漏电流翻倍。所以传感器读出电路可靠工作尤为重要。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。