施密特触发器电压比较器的制作方法

本公开涉及一种电压比较器。具体地，本公开涉及一种施密特触发器电压比较器，更具体地，涉及一种包括这种施密特触发器电压比较器的集成电路。

背景技术：

施密特触发器(schmitttrigger)是一种常见的电子电路，其用于各种应用，诸如集成电路领域中的模数转换和电平检测。

施密特触发器是具有正反馈的电子电路。以反相施密特触发器为例，当反相施密特触发器的输入电压升高时，输出电平保持高电平，直到输入信号超过高阈值电压vt+(也称为vih)为止。当反相施密特触发器的输入电压下降时，输出电平保持低电平，直到输入信号超过低阈值电压vt-(也称为vil)为止。阈值电压vt+(或vih)和vt-(或vil)之间的差称为滞后电压。通常，已知的施密特触发器电路包括反相器功能和用于设置相应的阈值电压vt-和vt+的阈值设置功能。然而，已知的施密特触发器存在以下问题：它们不具有参考输入，这会使设置相应的阈值电压vt-和vt+变得困难。阈值电压由构成施密特触发器架构的尺寸和(用于制造部件的工艺变化)来确定，这些变化会导致阈值电压的不确定和不希望有的变化，因为阈值电压会随着工艺、电压、温度(pvt)而发生很大变化。此外，已知的施密特触发器存在以下问题：当电源电压变化时，阈值电压vt+和vt-与电源电压之比可能不稳定。这种施密特触发器产生的滞后不是很精确，因为阈值电压vt+和vt-完全取决于电源电压vdd和晶体管阈值电压vth，并且可能会导致pvt变化，特别是在阈值电压扩展时，即，在vt+从vdd的50％增加至例如vdd的80％时。同样地，当vt-从vdd的50％降低至例如vdd的20％时，也会出现相同的缺点。

存在使用一个或多个电压比较器的包括施密特触发器功能的几种拓扑。使用电压比较器的优点是可以独立于上述工艺、电压、温度(pvt)问题而设置阈值电压。例如，可以连接非常准确的外部参考，例如可以使用分压器。

然而，使用电压比较器的拓扑的缺点是它们消耗dc电流。通常，任何模拟电路都消耗电流(从几na到ma)，电流越大意味着精度越高，并且准确度越高，同样地，电流越小，精度越低，并且准确度越低。面临的挑战是如何开发具有零电流消耗的高精度和高准确度的模拟电路。

此外，电阻式分压器的缺点是相对于电源而设置阈值电压，这也是连续的dc电流消耗。

技术实现要素：

各种示例实施例针对诸如上述问题和/或其他问题，这些问题通过以下关于电压比较器的公开变得显而易见，该电压比较器能够在宽范围的电源电压vdd内操作，并且当输入电压处于最大值或零vdd时没有dc电流消耗。这产生了能够进行超低功率操作和高精度操作的电压比较器。另外，在某些示例实施例中，本公开的各方面还涉及可变阈值电压vt+、vt-电压比较器。在本公开的上下文中，没有dc电流消耗意味着零静态电流，即0amps。

根据实施例，提供了一种施密特触发器电压比较器电路，包括：电压参考输入端；电流源，其具有连接到电压参考输入端的第一电压控制的电流源和连接到信号输入端的第二电压控制的电流源，以用于将信号输入转换为输入电流，并将电压参考输入转换为参考电流；电流镜，其输入端连接到第一电压控制的电流源的输出端，以被配置和布置为使第一电流的方向反向，并且电流镜的输出端连接到第二电压控制的电流源的输出端；以及时序控制器，其用于生成数字信号以控制第一多个开关和第二多个开关，其中，第一多个开关控制第一电压控制的电流源和第二电压控制的电流源，并且第二多个开关控制电流镜。

时序控制器可以包括：第一缓冲器和第二缓冲器；第一缓冲器被配置和布置为控制电流镜和第一电压控制的电流源，并且第二缓冲器被配置和布置为控制电流镜和第二电压控制的电流源。

第一缓冲器连接到第一电流镜使能开关和第一电压控制的电流源使能开关，并且第二缓冲器连接到第二电流镜使能开关和第二电压控制的电流源使能开关。

第一缓冲器可以包括两个反相器，并且第二缓冲器可以包括两个反相器。

施密特触发器电压比较器还可以包括连接电压参考输入端的参考电压电路。

电压参考电路可以是电阻式分压器，该电阻式分压器包括第一控制开关和第二控制开关，并且其中，第一控制开关基于输入信号来控制电压参考，并且第二控制开关基于来自时序控制器的信号来控制电压参考。

施密特触发器电压比较器电路可以被配置和布置为使得当输入信号处于零电平或最大电平时，在最大电源电压或最小电源电压下dc电流消耗为零。

根据实施例，还提供了一种逻辑电路，包括：根据权利要求的第一施密特触发器电压比较器电路和施密特触发器电压比较器电路，其中，第一电压比较器是高至低电压比较器，并且第二电压比较器是低至高电压比较器。

电压参考的电平在电源电压的5％至95％的范围内。用于高至低电压比较器的电压参考的电平为电源电压的50％至95％。用于低至高电压比较器的电压参考的电平为电源电压的5％至50％。

第一施密特触发器电压比较器电路被配置和布置为在一范围内检测低电压至高电压转变，并且第二施密特触发器电压比较器电路被配置和布置为检测高电压至低电压转变。

逻辑电路还可以包括锁存器，该锁存器用于接收第一施密特触发器电压比较器电路和第二施密特触发器电压比较器电路的输出，锁存器包括输出端，其中，当第一施密特触发器电压比较器电路的输出为高并且第二施密特触发器电压比较器电路的输出为低时，所述输出端被启用。锁存器可以是置位-复位锁存器。

附图说明

为了可以详细地理解本公开的特征的方式，参照其中的一些示出在附图中的实施例进行了更具体的描述。然而，应注意，附图仅示出了典型的实施例，因此不应被视为限制其范围。附图用于促进对本公开的理解，因此不一定按比例绘制。在结合附图阅读本说明书之后，所要求保护的主题的优点对于本领域技术人员而言将变得显而易见，在附图中，相同的附图标记用于表示相同的元件，并且在附图中：

图1a示出了根据实施例的施密特触发器电路的功能框图；

图1b示出了根据图1a的框图的高至低施密特触发器电路的电路图；

图1c示出了根据图1a的框图的低至高施密特触发器电路的电路图；

图2a至图2h示出了用于图1b的高至低施密特触发器电路的操作波形；

图3a示出了根据实施例的用于包括图1b和图1c的施密特触发器电路的电压比较器电路的框图；以及

图3b示出了用于图3a的电压比较器电路的操作波形。

具体实施方式

在下面的描述中，相同的附图标号对应于相同的特征。具体地，具有共同名称的电压节点将被理解为处于相同电势。

图1a示出了根据本公开的实施例的施密特触发器电压比较器电路200的功能框图。施密特触发器电路200包括电压控制的电流源202、电流镜204、时序控制器206和电压参考输入端208。

电流源202包括施密特触发器电压比较器电路200的输入端in。电流镜204包括施密特触发器电压比较器电路200的输出端out，并且还连接到电流源202。电流源202连接到多个电压参考输入端208中的一个输入端、时序控制器206和电流镜204。时序控制器连接到多个电压参考输入端208中的另一个输入端。

电压参考输入端208用于以电源电压vdd的特定分数来设置vih(也就是说，其为输入在其以上被认为高的最小电压)或vil(也就是说，其为输入在其以下被认为低的最大电压)。在vih的情况下，电压参考输入端208用于通过偏置电压控制的电流源202来设置vih，如以下参照图1b更详细地讨论的。在vil的情况下，电压参考输入端208用于通过偏置电压控制的电流源202来设置vil，如以下参照图1c更详细地讨论的。在本示例中，将vih设置为电源电压vdd的85％，然而，技术人员将意识到，vih可以是51％与91％之间的任何适当的分数的vdd，或者vil可以是10％与50％之间的任何适当的分数的vdd。以这种方式，图1a的布置可以被配置和布置为低至高施密特触发器或高至低施密特触发器，如以下更详细地讨论的。

电流镜204连接到电压控制的电流源202。电压控制的电流源202用于将输入电压信号in(在该示例中，参考电压输入208为vdd的85％，并且输入电压信号in电压是可变的电压输入)转换为电流模式。具体地，电压控制的电流源202将参考电压输入208转换为参考电流，并且参考电流随后被电流镜镜射。电压控制的电流源202还将输入电压信号in转换为流过电流镜204的电流。

时序控制器206连接到电压控制的电流源202和电流镜204，以确保各自在正确的时间操作，从而确保施密特触发器电路200的无干扰操作。另外，时序控制器206还控制施密特触发器电路200的模式，以在打开比较模式或关闭比较模式之间切换，并且控制打开或关闭之间的输出状态。

图1b的施密特触发器电路200实施图1a的功能框图。图1b的施密特触发器电路是低至高触发电路。电流镜204由第一电流镜晶体管m3和第二电流镜晶体管m4形成，电压控制的电流源202由第一电流源晶体管m1和第二电流源晶体管m2形成。比较功能使用晶体管m1至m4来实施，其中，m1和m2将参考电压和输入电压转换为电流，并且使用由m3和m4形成的镜在节点senseout处将电流进行比较。通过电压参考输入端208偏置电流源202，在该示例中，电压参考输入端208包括相应的分压器电阻r1、r2，然而，技术人员将理解，可以使用任何合适的电压参考。在本示例中，分压器电阻r1和r2串联连接，使得将参考电压ref选为vdd的85％。然而，技术人员将理解，参考电压可以是基于以下表达式的从0v至vdd的任何值：

(电压参考)ref＝(r2/(r1+r2))vdd

时序控制器206包括具有一对反相器i1、i2的第一缓冲器201。第一反相器i1连接到senseout节点，其用于驱动senseout节点到第二反相器i2的输入端处的输出节点out。输出节点out通过用于将电压输入in转换为电流信号i2的晶体管m1和电流镜204的晶体管m4连接到电压控制的电流源202。作为从m3转换且被电流镜204的晶体管m4镜射的参考电流的电流信号i1低于电流信号i2，senseout电压节点被电压控制的电流源202的电流源晶体管m1下拉至gnd电压。相似地，当电流信号i2大于电流信号i1时，senseout电压节点被电流镜晶体管m4上拉至vdd。out电压由第一反相器和第二反相器i2驱动，输出节点outb上拉至vdd，从而在电流信号i1大于i2时使晶体管ms4和ms5保持在强反相，并且电流源晶体管m1进入截止区中。换言之，施加到电压控制的电流源的电流源晶体管m1的输入信号in电压低于施加在电流源晶体管m2上的参考电压ref。

然而，如果第二反相器i2输出节点outb被下拉至gnd电压，则在电流信号i1小于电流信号i2时，晶体管ms4和ms5保持在截止区中，并且电流源晶体管m1在强反相中操作。换言之，施加到电流源晶体管m1的输入信号电压in高于施加到电流源晶体管m2上的参考电压ref。

第二缓冲器203的功能是为了延迟in2电压转变，以使电压out节点尽可能长地保持与vdd连接，因为在输入信号电压in超过ms2的阈值电压vth时ms7释放该节点。此策略用于避免电压out节点上可能出现的毛刺，如下面更详细讨论的。

outb节点由于out节点电压状态而在斜坡上升期间处于vdd，并且将用于在out电压被晶体管m1下拉并且输入电压信号in大于vdd的85％时关闭电流消耗。

当输入信号电压in低于包括第一反相器i3和第二反相器i4的第二缓冲器203时，晶体管ms6保持在截止区中，并且晶体管ms7在强反相中被第二反相器i2输出电压偏置。当输入电压信号in低于ref电压时，晶体管ms7被偏置为操作强反相，并且晶体管ms6被偏置为在截止中操作，因为被第一反相器i1驱动的out电压节点必须连接到gnd。

因此，时序控制器206用于预充电，并且避免senseout节点上的毛刺。即，电流信号i1必须准备就绪，并且电流信号i1必须大于电流信号i2，以便于避免senseout节点被任何固有的电容下拉至gnd，这会在电流源晶体管m1中发生，并且会导致正确的电压比较。

图1c示出了还实施图1a的功能框图的施密特触发器电路200’。图1c的施密特触发器电路200’是高至低触发的电路，其中，相同的附图标记对应于图1b的相同的特征，并且包括与上述实施例一致的电压控制的电流源202、电流镜204、时序控制器206和电压参考输入端208。

例如，可以使用nmos晶体管m1、m2来实施高至低施密特触发器电路200’的电压控制的电流源202，然而，对于低至高施密特触发器电路200拓扑，可以使用pmos晶体管m1、m2来实施电压控制的电流源。相似地，相同的标准用于其余晶体管，即，nmos晶体管将被pmos晶体管替换，并且pmos晶体管将被nmos晶体管替换。

可以参照图2a至图2h的波形更好地理解图1b的施密特触发器电路200的功能，图2a至图2h示出了呈现在施密特触发器电路200的各个节点处电压相对于时间t的操作波形。

图2a的波形in是在第一施密特触发器电路200的输入节点in处由vdd的百分比表达的输入信号电压。将输入电压波形in示出为三角波以仅用于简化解释。然而，技术人员将理解，可以使用任何正弦或非正弦输入电压波形。波形in波形表示在上升和下降事件期间在图1b的输入节点in处的输入信号。波形in随着时间t被划分为六个事件tr1至tr3和tf1至tf3。事件tr1至tr3表示斜坡上升，事件tf1至tf3表示斜坡下降。第一事件tr1描绘了波形in信号从0v上升至开关晶体管ms1的阈值电压vth。第二事件tr2表示电源电压(vdd)的50％，第三事件tr3表示电源电压(vdd)的85％。第四事件tf1表示在波形in下降时vdd的85％。第五事件tf2表示在波形in下降时vdd的50％，第六点事件tf3是波形in下降时的阈值电压vth。

当输入信号电压上升以在时间tr1处达到vth时，其中，vth是开关晶体管ms2的阈值电压和开关晶体管ms1的阈值电压，开关晶体管ms2的阈值电压控制电压控制的电流源晶体管m2的打开和关闭，开关晶体管ms1的阈值电压控制电压参考的打开和关闭。

图2b示出了表示在波形in的斜坡上升和斜坡下降事件期间图1b的节点inb的行为的波形。节点inb处的信号表示图1b中所示的缓冲器203的反相器i3的输出端处的电压行为。在波形in的斜坡上升期间，inb连接到从0v至vdd的50％的vdd作为事件tr2，因为反相器i3尚未作为逻辑功能进行扫描。节点inb处的信号将连接到0v(gnd)直至事件tf2，因为波形in处的电压高于vdd的50％。当波形in电压在下降事件期间在tf2点与0v之间时，节点inb处的电压将连接到vdd，因为波形in处的电压在反相器逻辑门行为之后低于vdd的50％。

inb控制信号将图1b的pmos晶体管ma保持为截止(其中，inb连接到vdd)直至事件tr2。使用该策略以便于保证在晶体管ms7截止和晶体管ms6导通之前在图1b的节点bias处的电压被迫为0v。因此，晶体管ms4将具有可能最大的栅极源极电压(vgs)，即，vgs＝-vdd，因此电流镜晶体管m4将尽可能导通至最大。

图2c的波形表示在斜坡上升和斜坡下降事件期间的图1b的控制信号in2的行为，技术人员将看到，这是节点inb的行为的反相形式。

当波形in的电压大于vdd的50％时，控制信号in2控制晶体管ms6的导通和晶体管ms7的截止。同样地，当波形in的电压在vdd的50％以下时，晶体管ms6截止，并且晶体管ms7导通。然而，当bias电压被稳定为二极管电压时，即，当漏极电压等于栅极电压并且晶体管ms6导通且晶体管ms7截止时，控制信号in2表示比较阶段初始化。

图2d的波形表示斜坡上升和斜坡下降事件期间的bias电压行为。在斜坡上升期间从0v到事件tr2，bias电压连接到gnd。从事件tr2到事件tr3，bias电压电平将由穿过作为二极管模式的晶体管连接的电流镜晶体管m3的电流确定。电流镜晶体管m3被偏置在饱和区中，并且bias电压遵循栅极源极电压(vgs)和漏极源极电流(id)之间的平方根定律。bias电平电压将在0v与vdd之间，并且将复制和镜射由晶体管m2至晶体管m4转换的参考电流i1。当波形in的电压高于ref电压时，bias电平将固定在tr2与tr3之间，因此电流i2将高于固定电流i1。由于晶体管m1被信号outb导通，因此bias电压随后将连接到vdd。当在下降事件期间事件tf2处波形in的电压超过vv＝dd的85％时，bias电压将通过与晶体管ms2串联的晶体管ms5切换到gnd。

存在bias电压节点必须偏置的两个电压。偏置的第一bias电压为gnd电压。当由反相器i3和i4驱动的in2电压为0v(gnd)且晶体管ma在截止区操作时，在in电压介于0v(gnd)与大约50％vdd之间时在斜坡上升期间设定该电压。第二可能的bias电压是这样的电压，即，当晶体管m3以diode模式连接时，输入电压in由电流i1确定在50％vdd至85％vdd之间。

图2e的波形表示在斜坡上升和斜坡下降事件期间的电流ir1的行为。电流ir1是流过参考208的电流，参考208由电阻r1、r2的阶梯以及两个开关晶体管ms1和ms4组成。

当输入电压in在事件tr1处介于0v至vth之间且晶体管ms1截止时，电流ir1为0a。当输入电压in高于阈值电压vth且晶体管ms1导通时，电流ir1的电流开始流动，并将一直保持恒定，直到在事件tr3时达到vdd的85％为止。

当晶体管ms4截止时，在事件tr3与tf2之间，电流ir1将在vdd的85％之间为0a。当晶体管ms4由节点outb的电压导通时，电流ir1在事件tf2与tf3之间将被再次导通，并且当晶体管ms1晶体管截止时，电流ir1在事件tf3点之后将被截止。

图2f的波形代表了在斜坡上升和斜坡下降事件期间的电流行为ims5。电流行为ims5是当开关晶体管ma导通时通过开关晶体管ms5的为非零的电流。然而，该电流仅在斜坡上升事件期间分别在事件tr2与tr3时在vdd的50％和85％之间为非零。在事件tf1和tf2之间的间隔中，没有电流流过ms5，因为outb信号连接到gnd，并且在事件tf2时，节点outb和inb处的信号连接到vdd，从而导通了晶体管ms5并在同一时间截止了晶体管ma中的电流。

图2g的波形表示在斜坡上升和斜坡下降事件期间的电流行为ims6。电流行为ims6是在事件tr2与tr3之间通过开关晶体管ms6的电流为非零，其中在事件ms6，m1(202)和m4(204)导通并且晶体管m1将in电压转换为电流i2。电流ims6与in电压成正比，并且当电流ims6达到电流i1的值(即，将参考电压转换为电流i1)时，senseout切换到gnd，因此在事件tr3时导通晶体管m1，并且电流ims6将变为零。

图2h的波形表示在斜坡上升和斜坡下降事件期间的输出端out电压行为。当输入电压信号in在事件tr3时达到vdd的85％(即，输入电压信号in等于ref电压且电流i1等于电流i2)时，输出端out信号电压检测电压比较。当输入电压信号in高于ref电压时，输出端out电压信号将增大至vdd。另外，输出端out信号关闭在vdd的85％与vdd的50％之间的事件tr3与tf2之间的dc电流消耗，在此被缓冲器203下拉，即，当输入电压信号in小于逆变器i3的vdd跳变点的50％时，缓冲器203下拉节点in2。

连接到晶体管ma的栅极端子上的节点inb在比较序列期间控制晶体管ma的开关。当输入电压信号in为0v时，nmos晶体管ma截止，因为栅极源极电压(vgs)等于vdd，使得没有电流将流过ma。当输入电压in大于晶体管ms2的阈值电压vth时，bias电压立即被下拉。结果，目的电流i1(参考电流)高于电流i2，从而避免操作中的毛刺。

图3a示出了电压比较器电路300的通用功能框图，电压比较器电路300利用上述类型的高至低施密特触发器电路200和低至高触发器电路200'，并且每个电路310、312的输出端连接到锁存器306。锁存器306可以是sr(置位重置锁存器)。施密特触发器电路200、200'连接到公共输入端308，以接收公共信号输入in。第一施密特触发器电路200的输出端310连接到锁存器306的第一输入端set，第二施密特触发器电路200'的输出端312连接到锁存器306的第二输入端reset。在锁存器306的输出端out_st314处提供电压比较器电路300的输出端314。

根据实施例的上述类型的第一施密特触发器电路200被配置和布置为使得vt-被设定并固定在vdd的50％，并且vt+在vdd的51％至90％之间可调节。第二施密特触发器电路200'被配置和布置为使得vt-被设定为vdd的50％，并且vt+被设定为vdd的10％。然而，技术人员将理解，vt+能够达到vdd的94％，并且vt-能够达到vdd的7％。在应用中，vdd可以在例如1.2伏至5.5伏之间变化。

图3b示出了呈现在图3a的电压比较器电路300的各个节点处电压相对于时间t的操作波形。第一波形in是输入信号电压，表达为第一施密特触发器电路200和第二施密特触发器电路200'的相应输入端308处的vdd的百分比。仅出于简化解释的目的，将输入电压波形in示为三角波，然而，技术人员将理解，可以使用任何正弦或非正弦输入电压波形。第二波形out_sh是第一施密特触发电路200的输出，并且第三波形out_sl是第二施密特触发电路200'的输出。第四波形out_st是锁存器306的输出。第一施密特触发电路200的输出out_sl310通常为高，而第二施密特触发电路200'的输出out_sh通常为低。

再次参考输入电压波形in，尤其是波形in的上升沿，随着电压电平随时间上升到对应于vdd的50％的时间t1，第二施密特触发器电路200'的输出被触发以从高电平下降到低电平。上升沿(out_sl)用于将setreset锁存器308复位，这在输入电压波形in电压从高负vdd到gnd(或低)超过第二施密特触发器电路200’vt-跳变点时发生。out_st的输出由第一施密特触发器电路200和第二施密特触发器电路200'组成。随着输入电压波形in的电压电平在时间t2继续上升到vdd的80％，第一施密特触发器电路200的输出被触发以从低电平上升到高电平，并且输出电压波形通过锁存器306的操作从低升至高。输入电压波形in可以继续上升到接近或等于vdd的电平或者可以开始下降。如图3b中所示，输入电压波形in随时间下降到时间t3，时间t3对应于vdd的50％的电压电平，第一电压传感器302的输出out_sh在该时间点从高下降到低。随着输入电压波形in在时间t4继续下降到vdd的15％，第二电压传感器304的输出从低电平上升到高电平，而锁存器306的输出out_st从高电平下降到低电平。

在所附的独立权利要求中阐述了本发明的特定和优选方面。来自从属权利要求和/或独立权利要求的特征的组合可以适当地组合，而不仅是如权利要求中所述。

本公开的范围包括本文中显式地或隐式地公开的任何新颖特征或特征的组合或其任何概括，而不管它是否与要求保护的发明有关或减轻了本发明解决的任何或所有问题。申请人特此通知，在本申请或由此衍生的任何此类进一步申请的起诉期间，可以对这些特征提出新的权利要求。具体地，参考所附权利要求，可以将从属权利要求的特征与独立权利要求的特征组合，并且可以以任何适当的方式而不是仅以权利要求中列举的特定组合的方式将各个独立权利要求的特征组合。

在单独的实施例的上下文中描述的特征也可以在单个实施例中组合提供。相反，为简洁起见，在单个实施例的上下文中描述的各种特征也可以单独地或以任何合适的子组合来提供。术语“包括”不排除其他元件或步骤，术语“一”或“一个(种)”不排除多个。权利要求中的附图标记不应解释为限制权利要求的范围。