一种高速LVDS阻态控制电路及控制方法与流程

本发明涉及集成电路领域，尤其涉及一种高速lvds阻态控制电路及控制方法。

背景技术：

随着高速通信系统的发展，往往一款芯片需要满足不同的协议和电平标准，其传输时钟信号频率、电平类型均不相同，因此，为了尽量减小各电平输出信号之间的影响，输出驱动电路之间需要进行阻态隔离。lvds以其低功耗、低摆幅和低噪声等特性广泛应用于高速时钟传输系统中。传统的lvds预驱动电路采用差分对称结构，输出信号会直接作用在lvds输出级核心电路的nmos管和pmos管，电流通过输出远端100欧负载，最终产生lvds电平。

当lvds通道关闭时，预驱动电路输出高低电平，使lvds输出级核心电路的nmos管和pmos管同时导通，与远端负载形成漏电通道，无法完全关断。在多电平切换输出时，会对其他输出通道产生较大的影响。

技术实现要素：

本发明为解决背景技术中存在的上述技术问题，提供了一种高速lvds阻态控制电路及控制方法，可以实现lvds驱动电路的高阻态输出，能够大大提升通讯速率，电路结构简单，可广泛应用于高速通信电路中。

本发明的技术解决方案是：本发明为一种高速lvds阻态控制电路，其特殊之处在于：所述电路包括lvds驱动电路、第一组态控制单元和第二组态控制单元，lvds驱动电路包括pmos管p1、pmos管p2、nmos管n1、nmos管n2、电阻r、电压源vdd、电流源i1和电流源i2，电压源vdd通过电流源i1分别接入pmos管p1的源端和pmos管p2的源端，pmos管p1的漏端接nmos管n1的源端，pmos管p3的漏端接nmos管n2的源端，nmos管n1的漏端和nmos管n2的漏端和地之间接有电流源i2，pmos管p1的漏端和nmos管n1的源端与pmos管p2的漏端和nmos管n2的源端之间接有电阻r，第一组态控制单元的两路输出信号out_m和out_n分别接入pmos管p1的栅极和pmos管p2的栅极，第二组态控制单元的两路输出信号out_p和out_q分别接入nmos管n1的栅极和nmos管n2的栅极。

优选的，第一组态控制单元和第二组态控制单元的电路结构完全相同，均包括nmos管n3、nmos管n4、nmos管n5、nmos管n6、电阻r1、电阻r2、电压源vdd1、电流源i3、开关s1、开关s2、开关s3、开关s4、反向器inv1和反向器inv2，电压源vdd1分别通过电阻r1和电阻r2接nmos管n3的栅极和nmos管n5的栅极，电压源vdd1与nmos管n3的源极和nmos管n5的源极之间分别接有开关s1和开关s2，nmos管n3的漏极接nmos管n4的源极，nmos管n5的漏极接nmos管6的源极，nmos管n4的漏极和nmos管n6的漏极与地之间接有电流源i3，nmos管n3的漏极和nmos管n4的源极之间为一路输出，其与地之间接有开关s3，nmos管n5的漏极和nmos管n6的源极之间为另一路输出，其与地之间接有开关s4，开关s3与开关s1之间接有反向器inv1，开关s2与开关s4之间接有反向器inv2。

一种实现上述的高速lvds阻态控制电路的控制方法，其特殊之处在于：该方法包括以下步骤：

1)阻态控制：通过第一组态控制单元和第二组态控制单元，强行将第一阻态控制单元的输出信号out_m和第二阻态控制单元的输出信号out_p同时置为高电平或低电平，当logic1和logic2均等于vdd1时，两个阻态控制单元的开关s1和开关s2均闭合，开关s3和开关s4均断开，第二阻态控制单元的输出信号out_p和第一阻态控制单元的输出信号out_n被拉为高电平；当logic1和logic2均等于＝0时，两个阻态控制单元的开关s1和开关s2均断开，开关s3和开关s4均闭合，第二阻态控制单元的输出信号out_p和第一阻态控制单元的输出信号out_n被拉为低电平，并送入至后级lvds驱动电路；

2)高阻输出：通过第一组态控制单元和第二组态控制单元，当logic1＝vdd1时，第一阻态控制单元的开关s1和开关s2闭合，开关s3和开关s4断开，第一阻态控制单元的输出信号out_m和out_n被拉为高电平；当logic2＝0或en_n失效态时，第二阻态控制单元的开关s1和开关s2断开，开关s3和开关s4闭合，第二阻态控制单元的输出信号out_p和out_q被拉为低电平，当logic1＝vdd1时且logic2＝0或en_n失效态时，作用到后级的lvds驱动电路上，使pmos管p1、pmos管p2、nmos管n1和nmos管n2同时关断，实现高阻态输出。

本发明提供一种高速lvds阻态控制电路及控制方法，在lvds驱动电路设计时引入shunt-peaking结构(高频补偿电路)，采用nmos管与电阻r等效为电感与电阻串联的结构提升其高速驱动能力，用于补偿高速应用下重负载效应对信号传输产生的影响。同时加入第一组态控制单元和第二组态控制单元，利用两个组态控制单元实现其高阻输出。当使lvds失效时，两个组态控制单元输入信号分别连接vdd和0或en_n(失效态)信号，使其对应的两组输出信号out_m和out_n以及out_p和out_q分别置为高电平和低电平，然后作用在lvds驱动电路的pmos管和nmos管，使pmos管和nmos管均关断，最终输出信号为高阻态。本发明能够大大提升通讯速率，电路结构简单，可广泛应用于高速通信电路中。

附图说明

图1是本发明的电路原理图；

图2是本发明的组态控制单元的电路原理图。

具体实施方式

下面结合附图和具体实施例对本发明的技术方案做进一步详细描述。

参见图1，本发明具体实施例的电路包括lvds驱动电路、第一组态控制单元和第二组态控制单元，lvds驱动电路包括pmos管p1、pmos管p2、nmos管n1、nmos管n2、电阻r、电压源vdd、电流源i1和电流源i2，电压源vdd通过电流源i1分别接入pmos管p1的源端和pmos管p2的源端，pmos管p1的漏端接nmos管n1的源端，pmos管p3的漏端接nmos管n2的源端，nmos管n1的漏端和nmos管n2的漏端和地之间接有电流源i2，pmos管p1的漏端和nmos管n1的源端与pmos管p2的漏端和nmos管n2的源端之间接有电阻r，第一组态控制单元的两路输出信号out_m和out_n分别接入pmos管p1的栅极和pmos管p2的栅极，第二组态控制单元的两路输出信号out_p和out_q分别接入nmos管n1的栅极和nmos管n2的栅极，第一组态控制单元的三路输入信号为in_p、in_n和logic1，第二组态控制单元的三路输入信号为in_p、in_n和logic2。

参见图2，本发明的第一组态控制单元和第二组态控制单元的电路结构完全相同，以第一组态控制单元为例，其具体结构包括nmos管n3、nmos管n4、nmos管n5、nmos管n6、电阻r1、电阻r2、电压源vdd1、电流源i3、开关s1、开关s2、开关s3、开关s4、反向器inv1和反向器inv2，电压源vdd1分别通过电阻r1和电阻r2接nmos管n3的栅极和nmos管n5的栅极，电压源vdd1与nmos管n3的源极和nmos管n5的源极之间分别接有开关s1和开关s2，nmos管n3的漏极接nmos管n4的源极，nmos管n5的漏极接nmos管6的源极，nmos管n4的漏极和nmos管n6的漏极与地之间接有电流源i3，nmos管n3的漏极和nmos管n4的源极之间为一路输出信号out_m，其与地之间接有开关s3，nmos管n5的漏极和nmos管n6的源极之间为另一路输出信号out_n，其与地之间接有开关s4，开关s3与开关s1之间接有反向器inv1，开关s2与开关s4之间接有反向器inv2，输入信号in_p和in_n分别接nmos管n4的栅极和nmos管n6的栅极，输入信号logic1接反向器inv1和反向器inv2。

第二组态控制单元与第一组态控制单元的区别仅为两路输出信号out_m和out_n为out_p和out_q，输入信号logic1为输入信号logic2。

本发明的高速lvds阻态控制方法，具体步骤如下：

1)阻态控制：通过第一组态控制单元和第二组态控制单元，强行将第一阻态控制单元的输出信号out_m和第二阻态控制单元的输出信号out_p同时置为高电平或低电平，当logic1和logic2均等于vdd1时，两个阻态控制单元的开关s1和开关s2均闭合，开关s3和开关s4均断开，第二阻态控制单元的输出信号out_p和第一阻态控制单元的输出信号out_n被拉为高电平；当logic1和logic2均等于＝0时，两个阻态控制单元的开关s1和开关s2均断开，开关s3和开关s4均闭合，第二阻态控制单元的输出信号out_p和第一阻态控制单元的输出信号out_n被拉为低电平，并送入至后级lvds驱动电路；

2)高阻输出：通过第一组态控制单元和第二组态控制单元，当logic1＝vdd1时，第一阻态控制单元的开关s1和开关s2闭合，开关s3和开关s4断开，第一阻态控制单元的输出信号out_m和out_n被拉为高电平；当logic2＝0或en_n失效态时，第二阻态控制单元的开关s1和开关s2断开，开关s3和开关s4闭合，第二阻态控制单元的输出信号out_p和out_q被拉为低电平，当logic1＝vdd1时且logic2＝0或en_n失效态时，作用到后级的lvds驱动电路上，使pmos管p1、pmos管p2、nmos管n1和nmos管n2同时关断，实现高阻态输出。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细地说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。