一种电容式隔离传输电路的制作方法

本实用新型涉及电源管理技术领域，尤其涉及一种电容式隔离传输电路。

背景技术：

电隔离是将低压域系统和高压域系统两端在物理层隔开，两端之间没有任何直接相连的通路，信号或能量通过耦合的方式在高压域与低压域之间传输。现今电子系统设计正面临着高速、高性能和高可靠性的挑战，为提供高压环境下操作人员和设备的安全性、在相对较高的电位差的子系统之间进行有效通信以及防止电气噪声破坏敏感信号，隔离器几乎成为所有数据采集和传输系统中的必需。传统的光耦隔离器因较高的传输延迟、较差的匹配性、较短的使用寿命、较高的功耗和温度依赖性而不能满足某些应用的要求，而电容式隔离器以其在速度、功耗、温度稳定性和抗干扰能力上的优异性能成为了工业自动化、工艺控制、电源管理等领域的理想方案。

技术实现要素：

本实用新型的目的在于提供一种结构简单、体积小、功耗低、速度快且具有很高的隔离耐压的电容式隔离传输电路。

为了实现上述目的，本实用新型采用的技术方案为，一种电容式隔离传输电路，包括施密特触发器、死区时间控制器、内部振荡器、调制模块、解调模块、驱动模块，施密特触发器、死区时间控制器、调制模块、解调模块、驱动模块顺次连接，内部振荡器连接调制模块的高频载波输入端，在调制模块和解调模块之间设置片上集成的高压耦合电容器；输入信号经施密特触发器消除干扰噪声后经死区时间控制器传输至调制模块，调制模块输出两路互补的高频信号经过高压耦合电容器传输至解调模块中，经解调模块解调后无失真地还原为输入信号传输至驱动模块，经驱动模块输出至负载上。

作为本实用新型的一种改进，所述调制模块包括第一和第二与非门、第一至第三反相器，第一反相器的输入端接第二与非门的输入端，第一反相器的输出端接第一与非门的输入端，内部振荡器连接第一反相器的输入端，死区时间控制器连接第二与非门的输入端，第一与非门的输出端接第二反相器的输入端，第二与非门的输出端接第三反相器的输入端，第二和第三反相器分别引出作为调制模块的两个输出端。

作为本实用新型的一种改进，所述高压耦合电容器包括第一至第四电容，第一和第三电容串联连接后第一电容的端部引出作为高压耦合电容器的一个输入端，第三电容的端部引出作为高压耦合电容器的一个输出端，第二和第四电容串联连接后第二电容的端部引出作为高压耦合电容器的另一个输入端，第四电容的端部引出作为高压耦合电容器的另一个输出端，调制模块的两个输出端分别接高压耦合电容器的两个输入端。

作为本实用新型的一种改进，所述解调模块包括转换器和比较器，高压耦合电容器的两个输出端连接转换器的两个输入端，转换器的输出端连接比较器的正向输入端，比较器的反向输入端接参考电压，比较器的输出端连接驱动模块。

作为本实用新型的一种改进，所述解调模块包括第一至第十八mos管、第一至第十三电阻、第五至第十电容、第一至第三电流源，第一和第二mos管的栅极相连，第一mos管的漏极接第二电流源，第一mos管的漏极与栅极相连，第一mos管的源极接第一电阻，第二电阻与第一电阻串联后接第二mos管的源极，第二mos管的漏极串联第三电阻后接第八mos管的漏极，第八mos管的栅极和其漏极相连，第二mos管的漏极接第三mos管的栅极，第三mos管的源极接第四mos管的源极，第三mos管的漏极串联第四电阻后接第九mos管的漏极，第九mos管的栅极和其漏极相连，第四mos的漏极串联第五电阻后接第十mos管的漏极，第十mos管的栅极和其漏极相连，第四mos的栅极接第五mos管的漏极，第五mos管的漏极串联第六电阻后接第十一mos管的漏极，第十一mos管的栅极和其漏极相连，第八至第十一mos管的源极共连，第五mos管的栅极连接第六mos管的栅极，第六mos管的漏极接第三电流源，第六mos管的漏极与栅极相连，第五mos管的源极接第一mos管的源极，第六mos管的源极接第二mos管的源极，第五mos管的源极串接第五电容后引出作为转换器的一个输入端，第六mos管的源极串接第六电容后引出作为转换器的另一个输入端，第七mos管的漏极接第三mos管和第四mos管的源极，第七mos管的栅极接第十二mos管的栅极，第七mos管和第十二mos管的源极接在第一电阻和第二电阻之间，第十二mos管的漏极接第一电流源，第十二mos管的栅极和漏极相连，第十三mos管的源极接第七mos管的源极，第十三mos管的栅极接第七mos管的栅极，第十三mos管的漏极接第十四mos管的源极，第十四mos管的栅极接参考电压，第十四mos管的漏极引出作为比较器的输出端，第十五mos管和第十六mos管的源极接第十四mos管的源极，第十五mos管的栅极串接第九电阻后接第十一电阻，第十六mos管的栅极串接第十电阻后接第十二电阻，第十一电阻和第十二电阻串联，第十一电阻连接第十二mos管的源极，第十三电阻与第十二电阻串联连接，在第十二电阻和第十三电阻之间接入参考电压，第十三电阻连接第八mos管的源极，第十五mos管和第十六mos管的漏极相连后连接第十七mos管的漏极，第十七mos管的栅极与其漏极相连，第十七mos管和第十八mos管的栅极共连，第十七mos管和第十八mos管的源极共连后连接第十一mos管的源极，第十八mos管的漏极接第十四mos管的漏极，第七电容和第八电容串联后将第七电容连接第三mos管的漏极，而将第八电容连接第五mos管的漏极，第七电阻串接在第七电容和第八电容之间，第十五mos管的栅极接在第七电容和第七电阻之间，第九电容和第十电容串联后将第九电容连接第二mos管的漏极，而将第十电容连接第四mos管的漏极，第八电阻串接在第七电容和第八电容之间，第十六mos管的栅极接在第九电容和第八电阻之间。

作为本实用新型的一种改进，所述第一mos管、第二mos管、第三mos管、第四mos管、第五mos管、第六mos管、第十二mos管、第十三mos管、第十四mos管、第十五mos管、第十六mos管采用nmos管，所述第八mos管、第九mos管、第十mos管、第十一mos管、第十七mos管、第十八mos管采用pmos管。

作为本实用新型的一种改进，所述第十四至第十六mos管的宽长比为2:1:1。

作为本实用新型的一种改进，所述内部振荡器输出的时钟信号频率为60mhz-220mhz。

作为本实用新型的一种改进，所述高压耦合电容器与调制模块和解调模块集成在一起，为片上集成电容，并且调制模块和解调模块设置在同一封装的不同载岛上。

相对于现有技术，本实用新型的电路整体结构设计巧妙，体积小，功耗低，且响应速度快，为电信号的隔离提供了一种电容式数字隔离传输的实现架构，并采用了作为片上集成电容的高压耦合电容器，且与调制模块和解调模块设置在同一个封装的不同载岛上，在实现信号完全隔离功能的同时，大大提高了电路系统的抗干扰能力和隔离耐压值。

附图说明

图1为本实用新型所提出的电容式隔离传输电路的实现架构图。

图2为本实用新型所提出的电容式隔离传输电路中调制解调部分的实现架构图。

图3为本实用新型所提出的电容式隔离传输电路中解调模块的主体电路。

具体实施方式

为了加深对本实用新型的理解和认识，下面结合附图对本实用新型作进一步描述和介绍。

如图1所示，一种电容式隔离传输电路，包括施密特触发器、死区时间控制器、内部振荡器、调制模块、解调模块、驱动模块，施密特触发器、死区时间控制器、调制模块、解调模块、驱动模块顺次连接，内部振荡器连接调制模块的高频载波输入端，在调制模块和解调模块之间设置片上集成的高压耦合电容器；输入信号经施密特触发器消除干扰噪声后经死区时间控制器传输至调制模块，调制模块输出两路互补的高频信号经过高压耦合电容器传输至解调模块中，经解调模块解调后无失真地还原为输入信号传输至驱动模块，经驱动模块输出至负载上。

上述电容式隔离传输电路的工作原理如下：

输入信号经施密特触发器消除干扰噪声后经死区时间控制器传输至调制模块，再由内部振荡器产生的高频载波进行调制，经过片上集成的高压耦合电容器的耦合，输入至解调模块，高频信号经过解调后无失真地还原为输入信号，经驱动模块输出到负载上。

进一步地，如图2所示，所述调制模块包括第一和第二与非门and2、第一至第三反相器inv3，第一反相器inv1的输入端接第二与非门and2的输入端，第一反相器inv1的输出端接第一与非门and1的输入端，内部振荡器连接第一反相器inv1的输入端，死区时间控制器连接第二与非门and2的输入端，第一与非门and1的输出端接第二反相器inv2的输入端，第二与非门and2的输出端接第三反相器inv3的输入端，第二和第三反相器inv3分别引出作为调制模块的两个输出端。

调制部分：输入信号vin与clk/clk_n（典型值为100mhz）通过第一和第二与非门and2以及第一至第三反相器inv3输出两路互补的高频信号in1和in2。

解调部分：高频信号in1和in2经过高压耦合电容器传输至解调模块的输入端，经过一个比较器完成解调，再输入至驱动模块得到输出信号vout。

更进一步地，所述高压耦合电容器包括第一至第四电容c4，第一和第三电容c3串联连接后第一电容c1的端部引出作为高压耦合电容器的一个输入端，第三电容c3的端部引出作为高压耦合电容器的一个输出端，第二和第四电容c4串联连接后第二电容c2的端部引出作为高压耦合电容器的另一个输入端，第四电容c4的端部引出作为高压耦合电容器的另一个输出端，调制模块的两个输出端分别接高压耦合电容器的两个输入端。

更进一步地，所述解调模块包括转换器和比较器，高压耦合电容器的两个输出端连接转换器的两个输入端，转换器的输出端连接比较器的正向输入端，比较器的反向输入端接参考电压，比较器的输出端连接驱动模块。

更进一步地，如图3所示，所述解调模块包括第一至第十八mos管q18、第一至第十三电阻r13、第五至第十电容c8、第一至第三电流源io3，第一和第二mos管q2的栅极相连，第一mos管q1的漏极接第二电流源io2，第一mos管q1的漏极与栅极相连，第一mos管q1的源极接第一电阻r1，第二电阻r2与第一电阻r1串联后接第二mos管q2的源极，第二mos管q2的漏极串联第三电阻r3后接第八mos管q8的漏极，第八mos管q8的栅极和其漏极相连，第二mos管q2的漏极接第三mos管q3的栅极，第三mos管q3的源极接第四mos管q4的源极，第三mos管q3的漏极串联第四电阻r4后接第九mos管q9的漏极，第九mos管q9的栅极和其漏极相连，第四mos的漏极串联第五电阻r5后接第十mos管q10的漏极，第十mos管q10的栅极和其漏极相连，第四mos的栅极接第五mos管q5的漏极，第五mos管q5的漏极串联第六电阻r6后接第十一mos管q11的漏极，第十一mos管q11的栅极和其漏极相连，第八至第十一mos管q11的源极共连，第五mos管q5的栅极连接第六mos管q6的栅极，第六mos管q6的漏极接第三电流源io3，第六mos管q6的漏极与栅极相连，第五mos管q5的源极接第一mos管q1的源极，第六mos管q6的源极接第二mos管q2的源极，第五mos管q5的源极串接第五电容c3后引出作为转换器的一个输入端，第六mos管q6的源极串接第六电容c4后引出作为转换器的另一个输入端，第七mos管的漏极接第三mos管q3和第四mos管q4的源极，第七mos管的栅极接第十二mos管q12的栅极，第七mos管和第十二mos管q12的源极接在第一电阻r1和第二电阻r2之间，第十二mos管q12的漏极接第一电流源io1，第十二mos管q12的栅极和漏极相连，第十三mos管q13的源极接第七mos管的源极，第十三mos管q13的栅极接第七mos管的栅极，第十三mos管q13的漏极接第十四mos管q14的源极，第十四mos管q14的栅极接参考电压，第十四mos管q14的漏极引出作为比较器的输出端，第十五mos管q15和第十六mos管q16的源极接第十四mos管q14的源极，第十五mos管q15的栅极串接第九电阻r9后接第十一电阻r11，第十六mos管q16的栅极串接第十电阻r10后接第十二电阻r12，第十一电阻r11和第十二电阻r12串联，第十一电阻r11连接第十二mos管q12的源极，第十三电阻r13与第十二电阻r12串联连接，在第十二电阻r12和第十三电阻r13之间接入参考电压，第十三电阻r13连接第八mos管q8的源极，第十五mos管q15和第十六mos管q16的漏极相连后连接第十七mos管q17的漏极，第十七mos管q17的栅极与其漏极相连，第十七mos管q17和第十八mos管q18的栅极共连，第十七mos管q17和第十八mos管q18的源极共连后连接第十一mos管q11的源极，第十八mos管q18的漏极接第十四mos管q14的漏极，第七电容c7和第八电容c8串联后将第七电容c7连接第三mos管q3的漏极，而将第八电容c8连接第五mos管q5的漏极，第七电阻r7串接在第七电容c7和第八电容c8之间，第十五mos管q15的栅极接在第七电容c7和第七电阻r7之间，第九电容c7和第十电容c8串联后将第九电容c7连接第二mos管q2的漏极，而将第十电容c8连接第四mos管q4的漏极，第八电阻r8串接在第七电容c7和第八电容c8之间，第十六mos管q16的栅极接在第九电容c7和第八电阻r8之间。

更进一步地，所述第一mos管q1、第二mos管q2、第三mos管q3、第四mos管q4、第五mos管q5、第六mos管q6、第十二mos管q12、第十三mos管q13、第十四mos管q14、第十五mos管q15、第十六mos管q16采用nmos管，所述第八mos管q8、第九mos管q9、第十mos管q10、第十一mos管q11、第十七mos管q17、第十八mos管q18采用pmos管。

更进一步地，所述第十四至第十六mos管q16的宽长比为2:1:1。

更进一步地，所述高压耦合电容器与调制模块和解调模块集成在一起，为片上集成电容，并且调制模块和解调模块设置在同一封装的不同载岛上，使得电路具有很高的隔离耐压。

在静态条件下，参考电压vref与v1和v2由串联电阻分压得到，既有vref>v1且vref>v2,而第十四mos管q14至第十六mos管q16的宽长比为2:1:1，故比较器的输出vout为低电平。

在有输入信号vin条件下，当in1为高电平，in2为低电平时，第二mos管q2的过驱动电压升高而开启，第五mos管q5的过驱动电压降低而截止；此时第二mos管q2的漏端为低电平，第三mos管q3截止，其漏端为高电平，第五mos管q5的漏端为高电平，第四mos管q4饱和开启，其漏端为低电平；第三mos管q3和第五mos管q5的漏端为高电平，故第十五mos管q15的栅端为高电平，而第二mos管q2和第四mos管q4的漏端为低电平，故第十六mos挂的栅端为低电平，则输出vout为高电平。同理，当in1为高电平，in2为低电平时,第十五mos管q15的栅端为低电平，第十六mos管q16的栅端为高电平，输出vout为高电平。综上可知，当vin为低电平时，vout输出低电平，而当输入信号vin为高电平时，in1和in2为互补信号，vout输出高电平，从而实现信号的隔离传输。

本实用新型方案所公开的技术手段不仅限于上述实施方式所公开的技术手段，还包括由以上技术特征任意组合所组成的技术方案。应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本实用新型的保护范围。