一种功率模块

本实用新型涉及模块封装技术领域，特别是涉及一种功率模块。

背景技术：

近年来，硅基(si)功率半导体器件受材料的限制已接近其材料的本征极限，难以满足电力电子装备的更高需求。以碳化硅(sic)为代表的宽禁带功率半导体器件凭借其高禁带宽度、高临界电场击穿场强和高热导率，逐步应用于高频、高温和大功率电力电子领域。由于商业化量产碳化硅金属-氧化物半导体场效应晶体管(metal-oxide-semiconductorfield-effecttransistor，mosfet)器件电流等级较低的原因，采用成本较低、可靠性较高的器件并联是解决更大功率应用需求的重要手段。

目前的功率模块内部均是采取多芯片并联从而实现更大的电流等级，但是随着并联芯片数量的增多，电路布局不对称和公共支路阻抗耦合效应等因素会导致并联芯片间的支路杂散电感分布不均匀，进而导致并联芯片间的电流分配不均衡，由此产生不均衡的开关损耗和电气应力，严重情况下会导致电流分配过大的器件失效，进而危及其它并联器件的安全。

技术实现要素：

本实用新型的目的是提供一种功率模块，以解决现有技术中的功率模块中由于电路布局不对称和公共支路阻抗耦合效应的影响导致并联芯片间的支路杂散电感分布不均匀的问题。

为实现上述目的，本实用新型提供了如下方案：

一种功率模块，包括上功率模块以及下功率模块；

所述上功率模块包括覆铜陶瓷基板单元、信号汇集区域单元以及芯片并联单元；

所述覆铜陶瓷基板单元包括栅极覆铜陶瓷基板、源极覆铜陶瓷基板、辅助源极覆铜陶瓷基板以及漏极覆铜陶瓷基板；所述漏极覆铜陶瓷基板和所述源极覆铜陶瓷基板叠层放置；

所述信号汇集区域单元包括栅极信号汇集区域、源极信号汇集区域、辅助源极信号汇集区域以及漏极信号汇集区域；所述栅极信号汇集区域设在所述栅极覆铜陶瓷基板的覆铜上；所述源极信号汇集区域设在所述源极覆铜陶瓷基板的覆铜上；所述辅助源极信号汇集区域设在所述辅助源极覆铜陶瓷基板的覆铜上；所述漏极信号汇集区域设在所述漏极覆铜陶瓷基板的覆铜上；

所述芯片并联单元包括碳化硅金属-氧化物半导体场效应晶体管mosfet芯片并联组；所述mosfet芯片并联组为三个并联连接且相互平行的mosfet芯片；所述mosfet芯片并联组设在所述漏极覆铜陶瓷基板上；所述mosfet芯片并联组的栅极通过键合线与所述栅极信号汇集区域相连接；所述mosfet芯片并联组的源极通过键合线与所述源极信号汇集区域相连接；所述mosfet芯片并联组的辅助源极通过键合线与所述辅助源极信号汇集区域相连接；所述mosfet芯片并联组的漏极设在所述漏极覆铜陶瓷基板的覆铜上；

所述上功率模块和所述下功率模块的结构相同；所述上功率模块的源极信号汇集区域与所述下功率模块的漏极信号汇集区域相连接。

可选地，所述芯片并联单元还包括：碳化硅二极管芯片并联组；所述二极管芯片并联组为三个并联连接且相互平行的碳化硅二极管芯片；所述二极管芯片并联组设在所述漏极覆铜陶瓷基板上；所述二极管芯片并联组的阳极通过键合线与所述mosfet芯片并联组的源极相连接，所述二极管芯片并联组的阳极通过键合线与所述源极信号汇集区域相连接，所述二极管芯片并联组的阴极设在所述漏极覆铜陶瓷基板的覆铜上。

可选地，还包括：信号端子单元；所述信号端子单元为扁平化结构；

所述信号端子单元包括栅极驱动信号端子、源极功率信号端子、辅助源极驱动信号端子以及漏极功率信号端子；所述栅极驱动信号端子与所述栅极信号汇集区域相连接；所述源极功率信号端子与所述源极信号汇集区域相连接；所述辅助源极驱动信号端子与所述辅助源极信号汇集区域相连接；所述漏极功率信号端子与所述漏极信号汇集区域相连接。

可选地，所述三个并联连接且相互平行的mosfet芯片之间的间隔相等。

可选地，所述三个并联连接且相互平行的二极管芯片之间的间隔相等。

根据本实用新型提供的具体实施例，本实用新型公开了以下技术效果：

本实用新型公开了一种功率模块，利用功率模块中并联芯片间漏极侧支路和源极侧支路电流流向相反的特点，将漏极覆铜陶瓷基板和源极覆铜陶瓷基板通过叠层放置，增加了两基板间的距宽比，增强了两基板间的磁场耦合，进而增强互感抵消并联器件间支路杂散电感，降低了芯片间主功率回路杂散电感的分布差异，从而改善了电流分布的均匀性。并且采用扁平化结构的信号端子，降低了信号端子设计的复杂度，提升了安装的便捷性。同时上功率模块的漏极功率信号端子和下功率模块的源极功率信号端子的电流流向相反，利用互感可以进一步减小主功率回路的杂散电感，降低开关瞬态功率模块的电气应力。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型实施例提供的功率模块的结构图；

图2为本实用新型实施例提供的功率模块的上功率模块的的结构图；

图3为本实用新型实施例提供的功率模块的上功率模块的的俯视图；

图4为本实用新型实施例提供的功率模块的下功率模块的的结构图；

图5为本实用新型实施例提供的功率模块的双脉冲测试电路原理示意图；

图6为本实用新型实施例提供的功率模块的覆铜陶瓷基板放置示意图；

图7为本实用新型实施例提供的上功率模块的芯片并联单元示意图。

符号说明：上功率模块1、下功率模块2、键合线3、辅助源极驱动信号端子4、栅极驱动信号端子5、漏极功率信号端子6、源极功率信号端子7、mosfet芯片并联组8、二极管芯片并联组9、栅极覆铜陶瓷基板10、辅助源极覆铜陶瓷基板11、源极覆铜陶瓷基板12、漏极覆铜陶瓷基板13、漏极信号汇集区域14、源极信号汇集区域15、栅极信号汇集区域16、辅助源极信号汇集区域17，下功率模块的漏极功率信号端子18、下功率模块的漏极覆铜陶瓷基板19、下功率模块的漏极信号汇集区域20、下功率模块的二极管芯片并联组21、下功率模块的源极覆铜陶瓷基板22、下功率模块的mosfet芯片并联组23、下功率模块的源极信号汇集区域24、下功率模块的辅助源极覆铜陶瓷基板25、下功率模块的辅助源极驱动信号端子26、下功率模块的辅助源极信号汇集区域27、下功率模块的源极功率信号端子28、下功率模块的栅极覆铜陶瓷基板29、下功率模块的栅极驱动信号端子30、下功率模块的栅极信号汇集区域31。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

本实用新型的目的是提供一种功率模块，利用功率模块中并联器件间漏极侧支路和源极侧支路电流流向相反的特点，将漏极覆铜陶瓷基板和源极覆铜陶瓷基板通过叠层放置增强互感抵消并联器件间支路杂散电感，降低了芯片间主功率回路杂散电感的分布差异，从而改善了电流分布的均匀性。

为使本实用新型的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本实用新型作进一步详细的说明。

图1为本实用新型实施例提供的功率模块的结构图，如图1所示，一种功率模块，包括上功率模块1以及下功率模块2；

图2为本实用新型实施例提供的功率模块的上功率模块的的结构图，图3为本实用新型实施例提供的功率模块的上功率模块的的俯视图，图7为本实用新型实施例提供的上功率模块的芯片并联单元示意图，如图2、图3和图7所示，所述上功率模块1包括覆铜陶瓷基板单元、信号汇集区域单元以及芯片并联单元；所述覆铜陶瓷基板单元包括栅极覆铜陶瓷基板10、源极覆铜陶瓷基板12、辅助源极覆铜陶瓷基板11以及漏极覆铜陶瓷基板13；所述漏极覆铜陶瓷基板13和所述源极覆铜陶瓷基板12叠层放置。

所述信号汇集区域单元包括栅极信号汇集区域16、源极信号汇集区域15、辅助源极信号汇集区域17以及漏极信号汇集区域14；所述栅极信号汇集区域16设在所述栅极覆铜陶瓷基板10的覆铜上；所述源极信号汇集区域15设在所述源极覆铜陶瓷基板12的覆铜上；所述辅助源极信号汇集区域17设在所述辅助源极覆铜陶瓷基板11的覆铜上；所述漏极信号汇集区域14设在所述漏极覆铜陶瓷基板13的覆铜上。

所述芯片并联单元包括碳化硅金属-氧化物半导体场效应晶体管mosfet芯片并联组8；所述mosfet芯片并联组8为三个并联连接且相互平行的mosfet芯片；所述mosfet芯片并联组8设在所述漏极覆铜陶瓷基板13上；所述mosfet芯片并联组8的栅极通过键合线3与所述栅极信号汇集区域16相连接；所述mosfet芯片并联组8的源极通过键合线3与所述源极信号汇集区域15相连接；所述mosfet芯片并联组8的辅助源极通过键合线3与所述辅助源极信号汇集区域17相连接；所述mosfet芯片并联组8的漏极设在所述漏极覆铜陶瓷基板13的覆铜上。

所述上功率模块1和所述下功率模块2的结构相同；所述上功率模块1的源极信号汇集区域15与所述下功率模块的漏极信号汇集区域20相连接。

在实际应用中，所述芯片并联单元还包括：碳化硅二极管芯片并联组9；所述二极管芯片并联组9为三个并联连接且相互平行的碳化硅二极管芯片；所述二极管芯片并联组9设在所述漏极覆铜陶瓷基板13上；所述二极管芯片并联组9的阳极通过键合线3与所述mosfet芯片并联组8的源极相连接，所述二极管芯片并联组9的阳极通过键合线3与所述源极信号汇集区域15相连接，所述二极管芯片并联组9的阴极设在所述漏极覆铜陶瓷基板13的覆铜上。所述二极管芯片并联组9的阴极与所述mosfet芯片并联组8的漏极均设在所述漏极覆铜陶瓷基板13的覆铜上，因此所述二极管芯片并联组9的阴极与所述mosfet芯片并联组8的漏极是电连接的。如图7所示，三个mosfet漏极和三个二极管阴极均焊接在漏极覆铜陶瓷基板13的覆铜上，因此mosfet漏极和二极管阴极是连通的。

在实际应用中，还包括：信号端子单元；所述信号端子单元为扁平化结构；

所述信号端子单元包括栅极驱动信号端子5、源极功率信号端子7、辅助源极驱动信号端子4以及漏极功率信号端子6；所述栅极驱动信号端子5与所述栅极信号汇集区域16相连接；所述源极功率信号端子7与所述源极信号汇集区域15相连接；所述辅助源极驱动信号端子4与所述辅助源极信号汇集区域17相连接；所述漏极功率信号端子6与所述漏极信号汇集区域14相连接。

在实际应用中，所述三个并联连接且相互平行的mosfet芯片之间的间隔相等。

在实际应用中，所述三个并联连接且相互平行的二极管芯片之间的间隔相等。

图4为本实用新型实施例提供的功率模块的下功率模块的的结构图，如图4所示，所述下功率模块的漏极覆铜陶瓷基板19和所述下功率模块的源极覆铜陶瓷基板22叠层放置。

所述下功率模块的栅极信号汇集区域31设在所述下功率模块的栅极覆铜陶瓷基板29的覆铜上；所述下功率模块的源极信号汇集区域24设在所述下功率模块的源极覆铜陶瓷基板22的覆铜上；所述下功率模块的辅助源极信号汇集区域27设在所述下功率模块的辅助源极覆铜陶瓷基板25的覆铜上；所述下功率模块的漏极信号汇集区域20设在所述下功率模块的漏极覆铜陶瓷基板19的覆铜上。

所述下功率模块的mosfet芯片并联组23为三个并联连接且相互平行的mosfet芯片；所述下功率模块的mosfet芯片并联组23设在所述下功率模块的漏极覆铜陶瓷基板19上；所述下功率模块的mosfet芯片并联组23的栅极通过键合线3与所述下功率模块的栅极信号汇集区域31相连接；所述下功率模块的mosfet芯片并联组23的源极通过键合线3与所述下功率模块的源极信号汇集区域24相连接；所述下功率模块的mosfet芯片并联组23的辅助源极通过键合线3与所述下功率模块的辅助源极信号汇集区域27相连接；所述下功率模块的mosfet芯片并联组23的漏极设在所述下功率模块的漏极覆铜陶瓷基板19的覆铜上。所述下功率模块的二极管芯片并联组21为三个并联连接且相互平行的碳化硅二极管芯片；所述下功率模块的二极管芯片并联组21设在所述下功率模块的漏极覆铜陶瓷基板19上；所述下功率模块的二极管芯片并联组21的阳极通过键合线3与所述下功率模块的mosfet芯片并联组23的源极相连接，所述下功率模块的二极管芯片并联组21的阳极通过键合线3与所述下功率模块的源极信号汇集区域24相连接，所述下功率模块的二极管芯片并联组21的阴极设在所述下功率模块的漏极覆铜陶瓷基板19的覆铜上。所述下功率模块的二极管芯片并联组21的阴极与所述下功率模块的mosfet芯片并联组23的漏极均设在所述下功率模块的漏极覆铜陶瓷基板19的覆铜上，因此所述下功率模块的二极管芯片并联组21的阴极与所述下功率模块的mosfet芯片并联组23的漏极是电连接的。

所述下功率模块的栅极驱动信号端子30与所述下功率模块的栅极信号汇集区域31相连接；所述下功率模块的源极功率信号端子28与所述下功率模块的源极信号汇集区域24相连接；所述下功率模块的辅助源极驱动信号端子26与所述下功率模块的辅助源极信号汇集区域27相连接；所述下功率模块的漏极功率信号端子18与所述下功率模块的漏极信号汇集区域20相连接，下功率模块的栅极驱动信号端子30、下功率模块的源极功率信号端子28、下功率模块的辅助源极驱动信号端子26以及下功率模块的漏极功率信号端子18均为扁平化结构。所述下功率模块的所述三个并联连接且相互平行的mosfet芯片之间的间隔相等，所述下功率模块的所述三个并联连接且相互平行的二极管芯片之间的间隔相等。

所述功率模块利用并联器件间漏极侧支路和源极侧支路电流流向相反的特点，将漏极覆铜陶瓷基板和源极覆铜陶瓷基板通过叠层放置增加了两基板间的距宽比，增强了两基板间的磁场耦合，进而增强互感抵消并联器件间支路杂散电感，降低了芯片间主功率回路杂散电感的分布差异，从而改善了电流分布的均匀性。

增强互感的原理如下：如图6所示，两导体的长度为l，宽度为w，两导体间的距离为d，采用叠层放置可以增加两个导体的距宽比v，进而增强它们的磁场耦合，进而增强互感。互感计算公式如下：其中，距宽比v是d与w的比值，μ是l与w的比值，μ0为真空磁导率,为4π×10^-7n/a²,t为薄铜片或者本实用新型中覆铜陶瓷基板中覆铜的厚度，在本实用新型中覆铜的厚度为0.3048mm可以忽略不计，认为t＝0，在本实用新型中用m表示互感，公式可以用下式表示：

lm(t＝0)表示覆铜厚度忽略不计即t＝0时，长度为l的两个导体间的互感值,即表示单位长度(l＝1m时)的两个导体间的互感值。

所述信号端子的结构均为扁平化结构，降低了信号端子设计的复杂度，提升了安装的便捷性；

上功率模块1的漏极功率信号端子6和下功率模块的源极功率信号端子28分别与电源的正极和负极连接，漏极功率信号端子6和下功率模块的源极功率信号端子28的电流流向是相反的，当电流流向相反时，互感m为负，寄生电感为自感l-互感m，当电流流向相同时，互感m为正，寄生电感为自感l+互感m。因此，在设计时选择电流流向相反来利用互感m减小寄生电感，进一步减小主功率回路的杂散电感，降低开关瞬态功率模块的电气应力。

采用本实用新型的功率模块，可以降低电路布局不匹配和公共支路阻抗耦合效应引起的电路杂散电感的分布差异，实现较好的碳化硅mosfet并联均流特性。

本实用新型中的功率模块还具有良好的散热效果，现有技术中采用的一般的设计，芯片位于模块的底层，只能把散热器加在底层，而本实用新型中采用叠层放置，芯片位于功率模块的上层和底层，这样可以在上层和底层加两个散热器进行散热，即使不加散热器，芯片也可以通过上层和下层的基板即两个基板进行双面散热，比一般的单面散热效果更好。

图5为本实用新型实施例提供的功率模块的双脉冲测试电路原理示意图，如图5所示，udc为直流电压源，用于给功率模块的功率回路供电。图5中上方虚线所表示的回路为功率回路，下方虚线所表示的回路为驱动回路。cdc为母排电容，用于维持直流电压稳定。lload为负载电感，d为上功率模块1中三个并联的碳化硅二极管，用于下功率模块2中三个并联碳化硅mosfet关断时进行续流。q1为下功率模块2中距离漏极信号功率端子18最近的碳化硅mosfet，q2为功率模块的下功率模块中距离漏极信号功率端子18适中的碳化硅mosfet，q3为功率模块的下功率模块中距离漏极信号功率端子18最远的碳化硅mosfet，ld1为q1的漏极侧杂散电感，ls1为q1的源极侧杂散电感，las1为q1的辅助源极杂散电感，ld2为q2的漏极侧杂散电感，ls2为q2的源极侧杂散电感，las2为q2的辅助源极杂散电感，ld3为q3的漏极侧杂散电感，ls3为q3的源极侧杂散电感，las3为q3的辅助源极杂散电感，ld12为q1、q2漏极侧支路间杂散电感，ld23为q2、q3漏极侧支路间杂散电感，ls12为q1、q2源极侧支路间杂散电感，ls23为q2、q3源极侧支路间杂散电感，m12为q1、q2的漏极侧支路间与源极侧支路间的互感，m23为q2、q3的漏极侧支路间与源极侧支路间的互感，il为流过负载电感的电流，id1为流过q1的电流，id2为流过q2的电流，id3为流过q3的电流，id23为流过q2、q3的电流，ias1为流过q1的辅助源极电流，ias2为流过q2的辅助源极电流，ias3为流过q3的辅助源极电流。vdriver为栅极驱动电源，用于给驱动回路供电，rg为栅极驱动电阻。下面对功率模块利用互感减小并联器件间杂散电感差异，实现较好的碳化硅mosfet并联均流特性进行推导证明。

碳化硅mosfet芯片的漏极电流可以表示id可用如下表达式表示

其中gfs为碳化硅mosfet的跨导，vgs为栅源极电压，vth为阈值电压。vgs在驱动回路中可用如下表达式表示

由此可得并联碳化硅mosfet芯片的不均衡电流可用如下表达式表示

对功率回路和驱动回路列写kvl方程可用如下表达式表示

通过上式可得并联碳化硅mosfet芯片的不均衡电流可用如下表达式表示：

采用本实用新型的功率模块，利用并联器件间漏极侧支路与源极侧支路电流流向相反的特点，将漏极覆铜陶瓷基板和源极覆铜陶瓷基板通过叠层放置增加了两基板间的距宽比，增强了两基板间的磁场耦合，进而增强互感抵消并联器件间支路杂散电感，减小并联器件间的不均衡电流，实现较好的碳化硅mosfet并联均流特性。

当然，上述的原理说明也并不仅限于本实用新型实施例，以上实施例及附图仅用于说明本实用新型的技术方案并非是对本实用新型的限制，当有n个器件并联时，两个器件间的漏极侧支路和源极侧支路也可以将漏极覆铜陶瓷基板和源极覆铜陶瓷基板通过叠层放置增强互感减小并联器件间杂散电感差异，减小并联器件的不均衡电流。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

本文中应用了具体个例对本实用新型的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本实用新型的方法及其核心思想；同时，对于本领域的一般技术人员，依据本实用新型的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本实用新型的限制。