一种逐次逼近型ADC的电容阵列和开关逻辑电路

本发明涉及逐次逼近型adc技术领域，具体而言涉及一种逐次逼近型adc的电容阵列和开关逻辑电路。

背景技术：

现代高速通信系统，比如超带宽无线电、高速串行链路以及以太网收发器等，需要用到中等分辨率以及数百兆采样率的模数转换器，常用的高速adc类型主要有全并行型(flash)adc、流水线型(pipeline)adc和逐次逼近型(sar)adc。2b/cyclesaradc是一种结合flashadc的思想，在传统1b/cyc1esaradc结构中引入多个比较器，一次并行比较出多比特的结构，因此，与1b/cycle的方式相比，它可以通过更少的比较次数来达到相同的分辨率，主要优势是提升逐次逼近型adc的速度。

但是由于传统2b/cyc1esaradc由多个dac组成，并且需要预充电的操作来产生不同的阈值电压从而完成每次比较，这会带来额外的时间与功耗上的开销，这种开销不仅会降低转换的效率和速度，而且由于额外的相位和逻辑操作会使这种架构对温度和电压因素变化更为敏感。尤其是当adc的位数更高时，需要占用的时长和功耗会更多。

技术实现要素：

本发明针对现有技术中的不足，提供一种逐次逼近型adc的电容阵列和开关逻辑电路，能够消除传统2b/cyc1e结构甚至更高位结构中，为了产生不同阈值而需要在每次比较器工作前插入一段时间作为预充电相的问题，同时可以实现简易的开关控制逻辑。

为实现上述目的，本发明采用以下技术方案：

一种逐次逼近型adc的电容阵列和开关逻辑电路，所述电容阵列和开关逻辑电路包括两组dac阵列、三个比较器和sar逻辑电路；

所述dac阵列包括2ⁿ⁺¹个单位电容，其正负差分输入端各设置有2ⁿ个单位电容，n为adc的位数；每一步量化过程控制对应其中4个单位电容，且每一步量化过程控制对应的单位电容不重复，第j步量化对应控制的电容权重为和

所述dac阵列采用下极板采样方式，每一步量化开始前将电容的下极板与输入信号连接进行采样，同时电容上极板连接比较器输入端并短接到共模电压vcm；在采样完成时断开上极板与共模电压vcm的连接，并且断开下极板与输入信号的连接，将下极板连接到预设的固定电压上，在实现将下极板电荷转移到上极板的同时产生第一步量化比较所需的阈值复位操作，使比较器开始工作，以进行第一步的2位数据量化；

所述sar逻辑电路的输入端与比较器的输出端连接，sar逻辑电路的输出端与dac阵列的下极板开关栅极连接，使dac阵列的之后每一步量化，由sar逻辑输出信号控制这一步的电容下极板电压，以产生下一步量化所需的新的阈值。

为优化上述技术方案，采取的具体措施还包括：

进一步地，设采样之后的复位相将电容阵列的下极板复位到预设的固定参考电平vrefp和vrefn；

所述三个比较器分别为第一比较器、第二比较器和第三比较器；第一比较器同相端各步电容的下极板分别连接到vrefp、vrefp、vrefn、vrefp，其反相端各步电容的下极板分别连接到vrefn、vrefn、vrefp、vrefn；第三比较器同相端各步电容的下极板分别连接到vrefn、vrefn、vrefp、vrefn，其反相端各步电容的下极板分别连接到vrefp、vrefp、vrefn、vrefp；第二比较器同相端与第一比较器同相端连接，其反相端与第三比较器反相端连接；其中，vref＝vrefp-vrefn，以使第一比较器、第二比较器和第三比较器等效的阈值分别为-1/2×vref、0和1/2×vref；

所述sar逻辑电路根据三个比较器的结果判断vip-vin落在以上三个阈值间的位置，获得第一步的2-bit数据；

低4位的电容在采样时相接vin，复位相时按照3∶1的数量比例接vrefp或者vrefn，以构建2的整数次幂的总电容以及形成相应的比较器阈值电压。

进一步地，比较器两端dac中最低位的四个电容中的其中三个接vrefp，另一个接vrefn。

进一步地，最低位电容的其中两个差分电容接相同的vrefp或者vrefn，另外两个接共模电压。

进一步地，所述sar逻辑电路的输出量化结果连接到dac阵列的下极板开关栅极上，第一比较器和第三比较器的同相端电容阵列下极板电平受输出量化结果的d<i>控制，反相端电容阵列下极板电平受输出量化结果控制，以产生新的三个阈值继续对信号进行量化。

进一步地，所述电容阵列和开关逻辑电路包括2^m-1个比较器，高位电容分拆比例为(2^m-1)∶1；m为大于等于2的正整数。

本发明的有益效果是：

本发明提供了一种面向2b/cycle的逐次逼近型(successive-approximation-register，sar)模数转换器(analog-to-digitalconverter，adc)的电容阵列和开关逻辑电路。电路通过两组数模转换器(digital-to-analog，dac)阵列和三个比较器在每一步量化时分别产生三个不同的阈值，以此实现每步输出2位数据的功能，为此，本发明设计了专用的电容排布方式，以消除传统2b/cycle结构甚至更高位结构中，为了产生不同阈值而需要在每次比较器工作前插入一段时间作为预充电相的问题。同时本发明还实现了极为简单的开关控制逻辑方案，电容阵列的切换由电路后端部分sar逻辑电路的输出，即每一步的量化结果d<i>或其经反相器后的来直接控制，这样就可以产生相应的用于下一步量化的阈值。

附图说明

图1为逐次逼近型adc的电容阵列和开关逻辑电路示意图。

图2为电容阵列的复位相示意图。

图3为电容阵列的转换相示意图。

图4为面向2b/cycle8-bitsaradc的电容阵列示意图。

图5为2b/cycle8-bitsaradc的量化示意图。

图6为2b/cycle8-bitsaradc的工作时序示意图。

具体实施方式

现在结合附图对本发明作进一步详细的说明。

需要注意的是，发明中所引用的如“上”、“下”、“左”、“右”、“前”、“后”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。

结合图1，本发明提及一种逐次逼近型adc的电容阵列和开关逻辑电路，所述电容阵列和开关逻辑电路包括两组dac阵列、三个比较器和sar逻辑电路。

所述dac阵列包括2ⁿ⁺¹个单位电容，其正负差分输入端各设置有2ⁿ个单位电容，n为adc的位数；每一步量化过程控制对应其中4个单位电容，且每一步量化过程控制对应的单位电容不重复，第j步量化对应控制的电容权重为和

所述dac阵列采用下极板采样方式，每一步量化开始前将电容的下极板与输入信号连接进行采样，同时电容上极板连接比较器输入端并短接到共模电压vcm；在采样完成时断开上极板与共模电压vcm的连接，并且断开下极板与输入信号的连接，将下极板连接到预设的固定电压上，在实现将下极板电荷转移到上极板的同时产生第一步量化比较所需的阈值复位操作，使比较器开始工作，以进行第一步的2位数据量化。

所述sar逻辑电路的输入端与比较器的输出端连接，sar逻辑电路的输出端与dac阵列的下极板开关栅极连接，使dac阵列的之后每一步量化，由sar逻辑输出信号控制这一步的电容下极板电压，以产生下一步量化所需的新的阈值。

对于一个n位的adc，其正负差分输入端各需要2ⁿ个单位电容，adc总共需要2ⁿ⁺¹个单位电容，采用2b/cycle的方案需要步量化操作，每一步控制的电容有4个，这四个电容权重为4∶4∶3∶1，其中第1步量化对应控制的电容权重为第2步量化对应控制的电容权重为以此类推第步量化对应控制的电容权重为4×4⁰，4×4⁰，3×4⁰，1×4⁰。此电路采用下极板采样方式，每一步量化开始前将电容的下极板与输入信号连接进行采样，此时电容上极板连接比较器输入端并短接到共模电压vcm，在采样完成时断开上极板与vcm的连接并将它们的下极板断开与输入信号的连接，改为连接到预设的固定电压上，在实现将下极板电荷转移到上极板的同时产生第一步比较所需的阈值复位操作，dac建立后比较器开始工作，进行第一步的2位数据量化。分裂电容的方法还可推广到3bit/cycle或更高位的量化方式，例如当用于mbit/cycle时，共需要2^m-1个比较器，高位电容分拆比例为(2^m-1)∶1即可实现类似的功能。

当第一步的量化结束后，关断复位信号对于该步四个电容的控制，转由sar逻辑输出量化信号控制该步的电容来产生新的阈值。

如上所述的一种面向2b/cycle的逐次逼近型adc的电容阵列，每一步量化都不再需要额外的预充电操作，只需要进行与传统saradc相似的操作，即由sar逻辑输出控制dac切换进行下一步操作即可实现所需的新的阈值的产生，省下了大量预充电的时间以及功耗。采样之后的复位相将电容阵列的下极板复位到预设的固定电平vrefp和vrefn，其中，将cmp1同相端各步电容的下极板分别连接到vrefp、vrefp、vrefn、vrefp，而其反相端各步电容的下极板分别连接到vrefn、vrefn、vrefp、vrefn，同时，将cmp3同相端各步电容的下极板分别连接到vrefn、vrefn、vrefp、vrefn，而其反相端各步电容的下极板分别连接到vrefp、vrefp、vrefn、vrefp。

其中，由于4∶4∶3∶1的权重分布，并假设vref＝vrefp-vrefn，在第一步的比较开始时cmp1同相端的电压值为反相端的电压值为因此cmp1比较的值为vip-vin+1/2vref是否大于0，等效的阈值为-1/2vref，同样的cmp2和cmp3等效的阈值为0和1/2vref，于是就可以根据三个比较器分别输出的结果判断vip-vin落在以上三个阈值间的位置，获得第一步的2位数据；低4位的电容在采样相接vin，复位相时按照3∶1接vrefp或者vrefn，以构建2的整数次幂的总电容以及形成相应的比较器阈值电压。在直至最后一步的转换过程中，比较器两端dac中最低位的四个cu电容中有三个接vrefp，一个接vrefn。最低位电容也可有很多等效接法。比如其中两个接vrefp，另外两个接共模电压。把两个差分电容接相同的vrefp或者vrefn可以等效共模电压的接法实现差分零电平。

当第一步输出量化结果后，关断复位信号对于该步四个电容的控制，转由sar逻辑输出信号控制该步的电容下极板电压，产生新的阈值。其中sar逻辑的输出量化结果连接到dac电容阵列的下极板开关栅极上，cmp1和cmp3的同相端电容阵列下极板电平受输出量化结果的d<i>控制，反相端电容阵列下极板电平受输出量化结果控制，然后以同样的原理产生新的三个阈值继续对信号进行量化；其意义在于三个比较器输出直接控制各自对应的电容极板开关，简化了逻辑电路，进一步提高了量化的速度。

图1为本实施例中专用的n-bit电容阵列示意图，此电路由两组dac阵列dac1、dac2和三个比较器cmp3、cmp2、cmp1组成，这三个比较器可以分别生成d3<i>、d2<i>、d1<i>三位量化结果，量化结果被用来控制电容下极板开关的栅极。n-bitsaradc一共需要步量化操作，每一步量化控制的电容有四个，通过电容分割的方法，把每一步电容重新排布成4∶4∶3∶1的权重比例。此外，该电路采用下极板采样的方式，在每一步量化开始前将电容的下极板与输入信号vin和vip连接进行采样，此时电容上极板连接比较器输入端并短接到共模电平vcm，在采样完成时断开上极板与vcm的连接，同时将它们的下极板断开与输入信号的连接，实现下极板电荷转移，这样比较器的同相端电压为vcm-vin，其反相端电压为vcm-vip。采样相结束后，dac电容阵列随之进行复位操作，如图2所示，在第一步量化开始前，需要用预设的固定电平vrefp和vrefn复位该电容阵列，cmp3同相端每一步电容都接入值为vrefn、vrefn、vrefp、vrefn的固定电平，而反相端接入值为vrefp、vrefp、vrefn、vrefp的固定电平；同样地，将cmp1同相端各步电容的下极板分别连接到vrefp、vrefp、vrefn、vrefp，而其反相端各步电容的下极板分别连接到vrefn、vrefn、vrefp、vrefn，假设vref＝vrefp-vrefn，这样在第一步比较时cmp1同相端电压为反相端电压为因此cmp1比较的值为vip-vin+vref/2是否大于0，等效的阈值为-vref/2，同样的cmp2和cmp3等效的阈值分别为0和vref/2，于是就可以根据三个比较器分别输出的结果判断vip-vin落在以上三个阈值间的位置，获得第一步的2-bit数据。复位相结束之后，saradc开始每一步转换，如图3所示，第一步由三个比较器得到的三位量化输出信号d3<1>d2<1>d1<1>来控制cmp3和cmp1的同相端电容阵列下极板开关的栅极，进而控制电容下极板的接入信号为vrefp还是vrefn；cmp3和cmp1的反相端电容阵列下极板开关的栅极受其量化输出信号的非控制。

如图4所示，这个8-bit电容阵列的下极板已经被连接到了预设的固定电压上。用1来表示参考电平vrefp，用0表示vrefn，则cmp3同相端每一步电容接入的预设固定电压为0、0、1、0，其反相端各步电容接入的预设固定电压为1、1、0、1，同理cmp1的预设固定电压接法已经在图4中体现。由于电容4∶4∶3∶1的权重分布，并假设vref＝vrefp-vrefn，则在第一步比较开始时cmp3同相端的电压值为vcm-vin+64/256×vrefp+192/256×vrefn，反相端的电压值为vcm-vip+192/256×vrefp+64/256×vrefn，因此cmp3比较的值为vip-vin-1/2×vref是否大于0，等效的阈值为1/2×vref，同样的cmp2和cmp1等效的阈值为0和-1/2vref，根据cmp3、cmp2、cmp1分别产生的1/2×vref、0、-1/2×vref这三个等效阈值，判定vip-vin落在以上三个阈值间的位置，获得量化输出结果，并用d3<i>d2<i>d1<i>来表示。一共会产生四种量化结果，即：111、011、001、000，其中011表示vip-vin落在了0到1/2×vref的区间内，其他几个量化结果同理，从而获得第一步的2-bit数据。

图5是本实施例的一个具体量化过程，假设采样到的输入信号是+201/256×vref，首先电路整体会被复位来获取第一步比较所需要的阈值，根据上述第一步量化前产生的三个阈值-1/2×vref、0、1/2×vref，可见输入信号落在1/2×vref到vref之间，并通过电路后端部分sar逻辑电路得到的输出量化结果为1、1、1，分别记为d3<1>、d2<1>、d1<1>，利用该量化结果来控制图4中电容阵列的第一步四个电容，将此量化结果di<1>(i＝1、2、3)或其经过一个反相器后的接到cmp3和cmp1的两端电容第一步电容的下极板开关的栅极上，其他几步电容下极板接的电平保持不变，所以cmp3同相端的第一步电容下极板电压从预设的固定电压0010转而接为0000，其反相端电容下极板由预设的固定电压1101转接为1111，该过程会改变第一步比较使用的阈值，从而产生第二步比较需要的阈值电压，如cmp3同相端的电压值从vcm-vin+64/256×vrefp+192/256×vrefn变为vcm-vin+16/256×vrefp+240/256×vrefn，反相端的电压值从vcm-vip+192/256×vrefp+64/256×vrefn变为vcm-vip+240/256×vrefp+16/256×vrefn，因此cmp3比较的值为vip-vin-224/256×vref是否大于0，等效阈值为224/256×vref，同理可得cmp2和cmp1的等效阈值为192/256×vref和160/256×vref，从而产生了第二步比较所需要的阈值，与上述第一步比较的过程一样，可通过sar逻辑电路得到量化结果为011，记为d3<2>d2<2>d1<2>；如图4所示，将此量化结果或量化结果的非接入到cmp1和cmp3的第二步电容下极板开关的栅极上，cmp3同相端第二步电容下极板接入的电平会由0010变为0011，其反相端第二步容下极板接入的电平由0010变为1100，则cmp3产生的等效阈值为216/256×vref，同理cmp2和cmp1产生的等效阈值分别为208/256×vref、200/256×vref，观察输入信号落入的三个等效阈值间的位置，经sar逻辑电路最后输出的量化结果为001，记为d3<3>d2<3>d1<3>，重复上述的操作，最后会得到一个逼近于输入信号的值，则adc转换完成。

通过以上具体的量化过程描述可见，4∶4∶3∶1的电容权重分布能够产生我们所需要的三个阈值电压。预设的固定电压1101和0010实现了阈值电压的可增可减性，比如，当图4中的cmp1同相端的电容下极板接入1101的固定电压时，其电容上极板电平为vcm-vin+192/256×vrefp+64/256×vrefn，若下极板改接入1111的电平，上极板的电平就会变为vcm-vin+240/256×vrefp+16/256×vrefp，即上极板增加了48/256×vref的电平。反之，在cmp1同相端电容下极板接入0000的电平时，上极板的电平就变为vcm-vin+48/256×vrefp+208/256×vrefp，即上极板减少了144/256×vref的电平，固定电压的这些增减变化刚好可以满足每步比较所需要的阈值电压。

上述采样、阈值生成、转换的过程，在图6的工作时序下进行，当cks是高电平时，信号输入到电容阵列的下极板，电路开始采样，然后经过一定的时间等待电荷转移到上极板，接着开始第一位比较前的复位操作，复位的过程是对图1中dac阵列的整体进行充电，即图6中clk_charge的s1、s2、s3、s4高电平阶段，当复位结束之后，开始第一位的比较，比较结束之后通过一个逻辑电路来控制s1复位信号的关断，并利用输出量化结果来控制电路产生新的阈值，再依次得到比较输出结果，并依次关断当前比较完成所对应的复位信号。

以上仅是本发明的优选实施方式，本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理前提下的若干改进和润饰，应视为本发明的保护范围。