一种磁耦数字隔离器中噪声的数字分离方法

本发明属于集成电路技术领域，涉及一种用于对磁耦数字隔离器中共模噪声的数字分离方法。

背景技术：

在大型电机应用中，当电机控制开关电路在桥电压中产生步进变化时，隔离栅上的共模电压变化可能会产生噪声。磁耦数字隔离器对这种噪声尤为敏感，目前已有的几种有效的噪声抑制方法有：基于隔离器信号噪声的幅频特性，利用高通滤波器和电压阈值来改善cmr(共模噪声抑制能力)；引入两个次级线圈，通过次级线圈的交叉配置将有用的差模信号加倍并抵消无用的共模噪声信号，以此抑制隔离器的噪声；新增一路具有低频率抖动的时钟信号隔离通道，将该时钟信号与控制信号共同作为接收端触发器的输入，利用时钟信号屏蔽控制信号的抖动，达到抑制噪声的目的。

以上几种方法均可一定程度上提高隔离器的抗噪性能，但不论是高通滤波器、额外引入的次级线圈还是新增的时钟信号隔离通道，都无疑较大程度增加了电路的复杂度和成本，并且为电路的设计带来新的难题。

技术实现要素：

针对现有基于磁耦数字隔离器的噪声抑制方法在电路设计和抗噪性能之间无法很好的平衡的问题，本发明提出一种磁耦数字隔离器中噪声的数字分离方法，能够兼顾磁耦数字隔离器的电路设计简便性和实际抗噪性能。

本发明的技术方案为：

一种磁耦数字隔离器中噪声的数字分离方法，所述磁耦数字隔离器包括编码模块、隔离变压器、解码模块和负载，所述编码模块将所述磁耦数字隔离器的输入信号进行编码并产生脉冲信号输入到所述隔离变压器的初级线圈中，使得所述隔离变压器的次级线圈感应并产生次级线圈输出信号；所述解码模块用于产生输出信号控制所述负载；负载端的变化会产生噪声信号，所述噪声信号与所述次级线圈输出信号共同作为所述解码模块的输入信号；

所述磁耦数字隔离器中噪声的数字分离方法用于将输入到所述解码模块中的所述次级线圈输出电压和所述噪声信号进行分离，使得所述解码模块仅根据所述次级线圈输出电压控制所述负载；

所述磁耦数字隔离器中噪声的数字分离方法包括如下步骤：

步骤一、利用所述编码模块在所述磁耦数字隔离器输入信号的每一次上升沿和每一次下降沿都产生连续的两个脉冲信号；所述编码模块每次产生脉冲信号，所述隔离变压器的次级线圈会产生对应的次级线圈输出电压；

步骤二、检测所述解码模块的输入信号，在检测到所述解码模块的输入信号出现上升沿并等待设定时间后，判断此时所述解码模块的输入信号为噪声信号还是次级线圈输出电压，所述设定时间不少于所述脉冲信号脉宽的两倍；

步骤三、若所述步骤二的判断结果为噪声信号，则返回步骤二，同时所述解码模块的输出信号保持不变；若所述步骤二的判断结果为次级线圈输出电压，则将所述解码模块的输出信号翻转。

具体的，所述编码模块包括状态机，在初始时刻令所述状态机处于空闲状态；在所述步骤二检测到所述解码模块的输入信号出现上升沿时令所述状态机从空闲状态转到解码状态，在进入解码状态后等待设定时间再判断所述解码模块的输入信号为噪声信号还是次级线圈输出电压；在所述步骤三判定判断结果为噪声信号时令所述状态机从解码状态转到空闲状态；在所述步骤三判定判断结果为次级线圈输出电压时令所述状态机从解码状态转到输出反相状态；所述状态机处于空闲状态和解码状态时将所述解码模块的输出信号保持不变，所述状态机进入输出反相状态后立即将所述解码模块的输出信号翻转并令所述状态机从输出反相状态转到空闲状态。

具体的，设置所述步骤一产生的所述脉冲信号的脉宽在1ns-10ns之间。

具体的，所述步骤三中，将所述解码模块的输入信号与阈值信号进行比较，若所述解码模块的输入信号小于所述阈值信号时，判断所述解码模块的输入信号为噪声信号，否则判断所述解码模块的输入信号为次级线圈输出电压；所述阈值信号的电压值不低于所述次级线圈输出电压的70％。

本发明的有益效果为：相对于现有磁耦数字隔离器的噪声分离和抑制技术，本发明提出的一种磁耦数字隔离器噪声的数字分离技术，主要采用简单的数字逻辑电路，既不会显著提高电路设计的复杂度和难度，也不会引入额外的线圈或隔离通道从而增加电路成本。

另外本发明提出的一种磁耦数字隔离器噪声的数字分离技术，主要采用数字方法在时域上对隔离器的噪声进行分离和抑制，可以准确识别出有效的电平翻转信号，具有速度快、鲁棒性强、功耗低等优点。

附图说明

下面的附图有助于更好地理解下述对本发明不同实施例的描述，这些附图示意性地示出了本发明一些实施方式的主要特征。这些附图和实施例以非限制性、非穷举性的方式提供了本发明的一些实施例。为简明起见，不同附图中具有相同功能的相同或类似的组件或结构采用相同的附图标记。

图1为将本发明提出的噪声数字分离方法应用于磁耦数字隔离器时的一种系统架构图。

图2为本发明提出的一种磁耦数字隔离器中噪声的数字分离方法中解码模块的状态机图。

图3为本发明提出的一种磁耦数字隔离器中噪声的数字分离方法实现噪声的数字分离时的示意图。

具体实施方式

为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明进行详细地说明。显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

本发明适用于磁耦数字隔离器，如图1所示，磁耦数字隔离器包括编码模块、隔离变压器、解码模块和负载，隔离变压器包括初级线圈和次级线圈。

隔离变压器初级线圈驱动电路中的编码(encoder)模块用于将磁耦数字隔离器的输入信号进行编码并产生脉冲信号输入到隔离变压器的初级线圈中，磁耦数字隔离器的输入信号一般为pwm信号，编码模块对pwm信号做脉冲编码并将编码后的脉冲信号v1作为初级线圈的驱动信号，次级线圈将感应到相应的脉冲信号v2作为次级线圈输出信号。

负载一般为igbt器件，igbt浮动地端信号vs的步进变化将通过初级线圈和次级线圈的耦合产生噪声，此噪声信号和次级线圈输出信号v2一齐作为隔离变压器次级线圈接收电路中的解码(decoder)模块的输入信号。本发明提出的磁耦数字隔离器中噪声的数字分离方法就是用于将输入到解码模块中的次级线圈输出电压v2和噪声信号进行分离，识别出有效的电平翻转信号从而翻转解码模块的输出信号，再经过缓冲(buf)模块的功率放大后用于驱动负载即igbt。

本发明提出的一种磁耦数字隔离器中噪声的数字分离方法，主要由编码模块和解码模块实现。编码模块基于数据传输编码技术，用于对输入的pwm信号重新进行脉冲编码产生窄脉冲信号作为初级线圈的输入，具体而言一些实施例中将pwm信号的上升沿和下降沿同等的视为信号的翻转沿，并以两个宽度为tp的窄脉冲表示，tp优选为1ns-10ns。

次级线圈感应到的电压信号作为解码模块的输入，解码模块根据接收到的有效脉冲信号翻转输出信号，在约定了磁耦数字隔离器初始输出状态的情况下可实现igbt栅驱动信号与pwm信号的同步。解码模块基于噪声识别和分离技术，用于识别并分离解码模块输入电压信号中的噪声信号，若判断是噪声信号，则继续检测和识别，同时解码模块的输出信号保持不变；若判断结果是次级线圈输出电压，则将解码模块的输出信号翻转。

实施例中可以通过定时器和阈值感应判断pwm信号的跳变沿，并由状态机输出有效的翻转信号，解码模块根据有效的翻转信号判断其输出的信号是否翻转，从而驱动igbt。如图2所示为解码模块的状态机图，状态机控制解码模块有三个状态，分别是空闲(idle)状态、解码(decode)状态、输出反相(outputreverse)状态。在初始时刻次级线圈感应信号不发生变化时令状态机处于空闲(idle)状态；当检测到解码模块的输入信号出现上升沿时令状态机从空闲状态转到解码(decode)状态，同时启动内部的定时器。在进入解码状态后先等待定时器溢出(实施例中可设定定时器在定时时间为2tp-2.5tp后溢出)，在进入解码状态到定时器溢出之前电路不做任何操作，是为了避免电路在此时间段检测到噪声信号的高电平而错误的跳转到输出反相状态并将其识别未有效信号。在定时器溢出后立即判断检测到上升沿的解码模块输入信号是噪声信号还是次级线圈输出电压，判断的方法可将解码模块的输入信号与高电平的阈值信号vth进行比较，若解码模块的输入信号小于阈值信号vth时，判断解码模块的输入信号为噪声信号，否则判断解码模块的输入信号为次级线圈输出电压；其中阈值信号vth的电压值可设定为不低于次级线圈有效脉冲信号v2的70％。若判定判断结果为噪声信号，令状态机从解码状态转到空闲状态，若判断结果为次级线圈输出电压，令状态机从解码状态转到输出反相(outputreverse)状态；状态机处于空闲状态和解码状态时将解码模块的输出信号保持不变，状态机进入输出反相状态后立即将解码模块的输出信号翻转，完成后立即返回到空闲状态。如图3所示为采用本发明的磁耦数字隔离器中噪声的数字分离方法进行噪声分离的结构示意图，可以看出当解码模块的输入信号为有效信号(即判定解码模块的输入信号为次级线圈输出电压)时将翻转输出信号，为噪声信号时输出信号保持不变，通过本发明的数字分离方法可以有效地识别和分离噪声，保持igbt栅控制信号的完整性。

综上，本发明提出的一种磁耦数字隔离器中噪声的数字分离方法，相对于现有磁耦数字隔离器的噪声分离和抑制技术，本发明兼顾了磁耦数字隔离器的电路设计简便性和实际抗噪性能，该技术主要采用数字方法在时域上对隔离器的噪声进行分离和抑制，可以快速准确地识别出有效的电平翻转信号，具有实现成本低，鲁棒性强，功耗低等优点。

本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。