译码方法和译码装置与流程

1.本公开涉及通信技术领域，特别涉及一种译码方法和译码装置。


背景技术：

2.在对极化(polar)码进行译码的相关技术中，将长度为n的极化码分为等长的m个子段，各子段进行crc(cyclic redundancy check，循环冗余校验)辅助的scl(successive cancellation list，串行抵消列表)译码,保留每个子段的2l条分裂路径中出现概率最大的l条路径用于每一个子段的下一次路径分裂。


技术实现要素：

3.发明人通过研究发现，在相关技术中，在对m个子段进行独立scl译码的过程中，由于m个scl子段译码器的备选路径数量相同，因此导致这m个scl子段译码器的译码性能相同。但是不同scl子段译码器的译码结果对最终译码性能的影响不同,因此导致最终译码性能无法达到最好水平。
4.据此，本公开提供一种译码方案，能够有效提高译码性能，降低scl译码复杂度。
5.根据本公开实施例的第一方面，提供一种译码方法，包括：将接收到的长度为n的第一极化码分为长度为n的m个第二极化码，其中n、m和n均为2的整次幂；独立地对所述m个第二极化码进行scl译码处理以得到m个译码结果，其中第i个译码结果中的备选路径数量不大于第i+1个译码结果中的备选路径数量，1≤i《m；对所述m个译码结果进行校验以选择相应的目标路径；将所得到的目标路径进行处理以得到所述第一极化码的译码序列。
6.在一些实施例中，对所述m个译码结果进行校验以选择相应的目标路径包括：将所述m个译码结果分组，其中每一组中包括p个译码结果，1≤p≤m；若第k组中的译码结果数p大于1时，则将所述p个译码结果拼接为一个待校验结果，所述待校验结果的长度为pu，u为所述译码结果的长度，1≤k≤k，k为分组总数；若第k组中仅包括1个译码结果，则直接将所述译码结果作为待校验结果；对所述待校验结果进行校验以选择第k组的目标路径。
7.在一些实施例中，将所述p个译码结果拼接为一个待校验结果包括：在译码结果a
1-a
p
中，将译码结果a1作为译码结果b0；将译码结果bj作为第一拼接信息，将译码结果a
j+2
作为第二拼接信息，对第一拼接信息和第二拼接信息进行路径拼接，并将路径拼接结果作为译码结果b
j+1
，其中0≤j≤p-2；将译码结果b
p-1
作为待校验结果。
8.在一些实施例中，对所述m个译码结果进行校验以选择相应的目标路径包括：将所述m个译码结果放入第1组中；将第w组中的译码结果进行子组划分，其中每一子组中包括2个译码结果，1≤w≤log2m；在第w组中的每一子组中，将一个译码结果作为第一拼接信息，将另一个译码结果作为第二拼接信息，对第一拼接信息和第二拼接信息进行路径拼接，并将路径拼接结果作为第w+1组中的译码结果；将第log2m+1组中的唯一译码结果作为待校验结果；对所述待校验结果进行校验以选择目标路径，以便将所述目标路径作为所述第一极化码的译码序列。
9.在一些实施例中，对第一拼接信息和第二拼接信息进行路径拼接包括：将第一拼接信息中的每一个备选路径和第二拼接信息中的每一个备选路径组合，以得到l1×
l2个备选路径，其中l1为第一信息中的备选路径数，l2为第二信息中的备选路径数；在l1×
l2个备选路径中选择出现概率最大的l个备选路径以作为路径拼接结果，其中l为l1和l2中的较大者。
10.在一些实施例中，对所述待校验结果进行校验包括：对所述待校验结果中的全部路径进行校验；若存在通过校验的路径，则判定通过校验的路径总数是否大于1；若通过校验的路径总数大于1，则将通过校验且出现概率最大的路径作为目标路径；若通过校验的路径总数等于1，则将通过校验的路径作为目标路径。
11.在一些实施例中，若不存在通过校验的路径，则将所述全部路径中出现概率最大的路径作为目标路径。
12.根据本公开实施例的第二方面，提供一种译码装置，包括：第一处理模块，被配置为将接收到的长度为n的第一极化码分为长度为n的m个第二极化码，其中n、m和n均为2的整次幂；第二处理模块，被配置为独立地对所述m个第二极化码进行scl译码处理以得到m个译码结果，其中第i个译码结果中的备选路径数量不大于第i+1个译码结果中的备选路径数量，1≤i《m；第三处理模块，被配置为对所述m个译码结果进行校验以选择相应的目标路径，将所得到的目标路径进行处理以得到所述第一极化码的译码序列。
13.在一些实施例中，第三处理模块被配置为将所述m个译码结果分组，其中每一组中包括p个译码结果，1≤p≤m，若第k组中的译码结果数p大于1时，则将所述p个译码结果拼接为一个待校验结果，所述待校验结果的长度为pu，u为所述译码结果的长度，1≤k≤k，k为分组总数，若第k组中仅包括1个译码结果，则直接将所述译码结果作为待校验结果，对所述待校验结果进行校验以选择第k组的目标路径。
14.在一些实施例中，第三处理模块被配置为在译码结果a
1-a
p
中，将译码结果a1作为译码结果b0，将译码结果bj作为第一拼接信息，将译码结果a
j+2
作为第二拼接信息，对第一拼接信息和第二拼接信息进行路径拼接，并将路径拼接结果作为译码结果b
j+1
，其中0≤j≤p-2，将译码结果b
p-1
作为待校验结果。
15.在一些实施例中，第三处理模块被配置为将所述m个译码结果放入第1组中，将第w组中的译码结果进行子组划分，其中每一子组中包括2个译码结果，1≤w≤log2m，在第w组中的每一子组中，将一个译码结果作为第一拼接信息，将另一个译码结果作为第二拼接信息，对第一拼接信息和第二拼接信息进行路径拼接，并将路径拼接结果作为第w+1组中的译码结果，将第log2m+1组中的唯一译码结果作为待校验结果，对所述待校验结果进行校验以选择目标路径，以便将所述目标路径作为所述第一极化码的译码序列。
16.在一些实施例中，第三处理模块被配置为将第一拼接信息中的每一个备选路径和第二拼接信息中的每一个备选路径组合，以得到l1×
l2个备选路径，其中l1为第一信息中的备选路径数，l2为第二信息中的备选路径数，在l1×
l2个备选路径中选择出现概率最大的l个备选路径以作为路径拼接结果，其中l为l1和l2中的较大者。
17.在一些实施例中，第三处理模块被配置为对所述待校验结果中的全部路径进行校验，若存在通过校验的路径，则判定通过校验的路径总数是否大于1，若通过校验的路径总数大于1，则将通过校验且出现概率最大的路径作为目标路径，若通过校验的路径总数等于
1，则将通过校验的路径作为目标路径。
18.在一些实施例中，第三处理模块被配置为若不存在通过校验的路径，则将所述全部路径中出现概率最大的路径作为目标路径。
19.根据本公开实施例的第三方面，提供一种译码装置，包括：存储器，被配置为存储指令；处理器，耦合到存储器，处理器被配置为基于存储器存储的指令执行实现如上述任一实施例所述的方法。
20.根据本公开实施例的第四方面，提供一种计算机可读存储介质，其中，计算机可读存储介质存储有计算机指令，指令被处理器执行时实现如上述任一实施例涉及的方法。
21.通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其它特征及其优点将会变得清楚。
附图说明
22.构成说明书的一部分的附图描述了本公开的实施例，并且连同说明书一起用于解释本公开的原理。
23.参照附图，根据下面的详细描述，可以更加清楚地理解本公开，其中：
24.图1是根据本公开一个实施例的译码方法的流程示意图；
25.图2是根据本公开一个实施例的分段译码示意图；
26.图3是根据本公开一个实施例的译码结果拼接的示意图；
27.图4是根据本公开另一个实施例的译码方法的流程示意图；
28.图5是根据本公开另一个实施例的译码结果拼接的示意图；
29.图6是根据本公开一个实施例的译码装置的结构示意图；
30.图7是根据本公开另一个实施例的译码装置的结构示意图。
31.应当明白，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。此外，相同或类似的参考标号表示相同或类似的构件。
具体实施方式
32.现在将参照附图来详细描述本公开的各种示例性实施例。对示例性实施例的描述仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。本公开可以以许多不同的形式实现，不限于这里所述的实施例。提供这些实施例是为了使本公开透彻且完整，并且向本领域技术人员充分表达本公开的范围。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、材料的组分和数值应被解释为仅仅是示例性的，而不是作为限制。
33.本公开中使用的“包括”或者“包含”等类似的词语意指在该词前的要素涵盖在该词后列举的要素，并不排除也涵盖其他要素的可能。
34.本公开使用的所有术语(包括技术术语或者科学术语)与本公开所属领域的普通技术人员理解的含义相同，除非另外特别定义。还应当理解，在诸如通用字典中定义的术语应当被解释为具有与它们在相关技术的上下文中的含义相一致的含义，而不应用理想化或极度形式化的意义来解释，除非这里明确地这样定义。
35.对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适
当情况下，所述技术、方法和设备应当被视为说明书的一部分。
36.图1是根据本公开一个实施例的译码方法的流程示意图。在一些实施例中，下面的译码方法步骤由译码装置执行。
37.在步骤101，将接收到的长度为n的第一极化码分为长度为n的m个第二极化码，其中n、m和n均为2的整次幂。
38.在步骤102，独立地对m个第二极化码进行scl译码处理以得到m个译码结果，其中第i个译码结果中的备选路径数量不大于第i+1个译码结果中的备选路径数量，1≤i《m。
39.如图2所述，将接收到的第一极化码分为等长的m个第二极化码y
1-ym，利用m个scl译码器独立地对m个第二极化码进行译码，以得到相应的译码结果a
1-am。
40.若译码结果a1中的备选路径数量为ln1，译码结果a2中的备选路径数量为ln2，
…
，译码结果am中的备选路径数量为lnm，则ln1≤ln2≤
…
≤lnm。
41.这里需要说明的是，在相关技术中，在利用m个scl译码器独立地对m个第二极化码进行译码后，利用下列变换公式(1)对m个scl译码器输出的译码结果ai进行子段变换以得到变换后的子段vi。在公式(1)中，a
ij
为第i个scl译码器输出的译码结果中的第j个码元，1≤i≤m，1≤j≤n。
[0042][0043]
从上述公式(1)中可以看出，不同scl译码器输出的译码结果对子段变换结果的影响程度并不相同。例如，第1个scl译码器输出的译码结果仅对v1子段造成影响，而第m个scl译码器输出的译码结果会对v
1-vm子段均造成影响。也就是说，若第1个scl译码器输出的译码结果出现错误，仅会对v1子段造成影响，而并不会对v
2-vm子段造成影响。而第m个scl译码器输出的译码结果出现错误，则会对v
1-vm子段均造成影响。即表明不同scl译码器输出的译码结果对子段变换结果的影响程度并不相同，也就是不同scl译码器对子段变换结果具有不同的影响因子。
[0044]
通过增加各scl子段译码器的备选路径数量，能够提高各scl子段译码器的译码性能，但会导致计算量增大，从而无法提升用户体验。据此本公开的发明人提出：通过调整各scl译码器的备选路径数量，使得影响因子较小的scl译码器的备选路径数量较小，而影响因子较大的scl译码器的备选路径数量较大，从而在不增加计算量的情况下，为影响因子较大的scl译码器配置较大的备选路径数量，以便能提升最终的译码性能。同时为影响因子较小的scl译码器配置较小的备选路径数量，以便在减小计算量的同时，还能确保不会因影响因子较小的scl译码器输出的译码结果错误而对最终的译码性能造成较大影响。
[0045]
也就是说，本公开根据各scl译码器相对于译码结果的影响因子给各scl译码器配
置不同的备选路径数量，能够在不增加计算量的情况下，确保最终的译码性能能够达到最佳水平。
[0046]
在步骤103，对m个译码结果进行校验以选择相应的目标路径。
[0047]
在一些实施例中，将m个译码结果分组，其中每一组中包括p个译码结果，1≤p≤m。在这些分组中，若第k组中的译码结果数p大于1时，则将p个译码结果拼接为一个待校验结果，待校验结果的长度为pu，u为译码结果的长度，1≤k≤k，k为分组总数。若第k组中仅包括1个译码结果，则直接将这一个译码结果作为待校验结果。接下来对待校验结果进行校验以选择第k组的目标路径。
[0048]
例如，将接收到的第一极化码分为等长的8个第二极化码，将这8个第二极化码独立地进行scl译码以得到对应的8个译码结果a1-a8。将译码结果a1-a8分为2组，第1组包括译码结果a1-a4，第2组包括译码结果a5-a8。将第1组中的译码结果a1-a4拼接为第一待校验结果，对第一待校验结果进行校验以选择第1组的目标路径。将第2组中的译码结果a5-a8拼接为第二待校验结果，对第二待校验结果进行校验以选择第2组的目标路径。
[0049]
在一些实施例中，将p个译码结果拼接为一个待校验结果包括：首先，在译码结果a
1-a
p
中，将译码结果a1作为译码结果b0。接下来，将译码结果bj作为第一拼接信息，将译码结果a
j+2
作为第二拼接信息，对第一拼接信息和第二拼接信息进行路径拼接，并将路径拼接结果作为译码结果b
j+1
，其中0≤j≤p-2。最后，将译码结果b
p-1
作为待校验结果。
[0050]
在一些实施例中，在对第一拼接信息和第二拼接信息进行路径拼接时，将第一拼接信息中的每一个备选路径和第二拼接信息中的每一个备选路径组合，以得到l1×
l2个备选路径，其中l1为第一信息中的备选路径数，l2为第二信息中的备选路径数。在l1×
l2个备选路径中选择出现概率最大的l个备选路径以作为路径拼接结果，其中l为l1和l2中的较大者。
[0051]
例如，如图3所述，上述第1组中的译码结果a1-a4。首先将译码结果a1作为译码结果b0。
[0052]
接下来，将译码结果b0作为第一拼接信息，将译码结果a2作为第二拼接信息，对第一拼接信息b0和第二拼接信息a2进行路径拼接，并将路径拼接结果作为译码结果b1。
[0053]
接下来，将译码结果b1作为第一拼接信息，将译码结果a3作为第二拼接信息，对第一拼接信息b1和第二拼接信息a3进行路径拼接，并将路径拼接结果作为译码结果b2。
[0054]
接下来，将译码结果b2作为第一拼接信息，将译码结果a4作为第二拼接信息，对第一拼接信息b2和第二拼接信息a4进行路径拼接，并将路径拼接结果作为译码结果b3。
[0055]
最后，将译码结果b3作为待校验结果。
[0056]
在一些实施例中，对待校验结果进行校验包括：对待校验结果中的全部路径进行校验。若存在通过校验的路径，则判定通过校验的路径总数是否大于1。若通过校验的路径总数大于1，则将通过校验且出现概率最大的路径作为目标路径。若通过校验的路径总数等于1，则将通过校验的路径作为目标路径。若不存在通过校验的路径，则将全部路径中出现概率最大的路径作为目标路径。
[0057]
在步骤104，将所得到的目标路径进行处理以得到第一极化码的译码序列。
[0058]
在一些实施例中，对所得到的目标路径进行子段变换，以得到如上述公式(1)所示的变换结果v
1-vm。接下来，将变换结果v
1-vm合并为一个待处理结果。最后对该待处理结果
进行位置置换操作以得到相应的译码序列。
[0059]
需要说明的是，由于上述将目标路径进行处理以得到第一极化码的译码序列的处理并不是本公开的发明点所在，因此这里不展开描述。
[0060]
在本公开上述实施例公开的译码方法中，将接收到的第一极化码分为等长的多个第二极化码，独立地对多个第二极化码进行scl译码处理以得到相应译码结果，其中第i个译码结果中的备选路径数量不大于第i+1个译码结果中的备选路径数量，从而能够有效提高译码性能，降低scl译码复杂度。
[0061]
图4是根据本公开另一个实施例的译码方法的流程示意图。在一些实施例中，下面的译码方法步骤由译码装置执行。
[0062]
在步骤401，将接收到的长度为n的第一极化码分为长度为n的m个第二极化码，其中n、m和n均为2的整次幂。
[0063]
在步骤402，独立地对m个第二极化码进行scl译码处理以得到m个译码结果，其中第i个译码结果中的备选路径数量不大于第i+1个译码结果中的备选路径数量，1≤i《m。
[0064]
如图2所述，将接收到的第一极化码分为等长的m个第二极化码y
1-ym，利用m个scl译码器独立地对m个第二极化码进行译码，以得到相应的译码结果a
1-am。
[0065]
若译码结果a1中的备选路径数量为ln1，译码结果a2中的备选路径数量为ln2，
…
，译码结果am中的备选路径数量为lnm，则ln1≤ln2≤
…
≤lnm。
[0066]
在步骤403，对m个译码结果进行校验以选择相应的目标路径。
[0067]
在一些实施例中，将第w组中的译码结果进行子组划分，其中每一子组中包括2个译码结果，1≤w≤log2m。接下来，在第w组中的每一子组中，将一个译码结果作为第一拼接信息，将另一个译码结果作为第二拼接信息，对第一拼接信息和第二拼接信息进行路径拼接，并将路径拼接结果作为第w+1组中的译码结果。将第log2m+1组中的唯一译码结果作为待校验结果。最后对待校验结果进行校验以选择目标路径，以便将目标路径作为第一极化码的译码序列。
[0068]
在一些实施例中，在对第一拼接信息和第二拼接信息进行路径拼接时，将第一拼接信息中的每一个备选路径和第二拼接信息中的每一个备选路径组合，以得到l1×
l2个备选路径，其中l1为第一信息中的备选路径数，l2为第二信息中的备选路径数。在l1×
l2个备选路径中选择出现概率最大的l个备选路径以作为路径拼接结果，其中l为l1和l2中的较大者。
[0069]
例如，将接收到的第一极化码分为等长的8个第二极化码，将这8个第二极化码独立地进行scl译码以得到对应的8个译码结果a1-a8。如图5所示，将译码结果a1-a8放入第1组中，并将第一组分为4个子组，第1子组包括译码结果a1、a2，第2子组包括译码结果a3、a4，第3子组包括译码结果a5、a6，第4子组包括译码结果a7、a8。
[0070]
在第1组中，将第1子组中的译码结果a1和a2拼接为译码结果b1，将第2子组中的译码结果a3和a4拼接为译码结果b2，将第3子组中的译码结果a5和a6拼接为译码结果b3，将第4子组中的译码结果a7和a8拼接为译码结果b4。
[0071]
将译码结果b1-b4放入第2组中，并将第2组分为2个子组，第1子组包括译码结果b1、b2，第2子组包括译码结果b3、b4。
[0072]
在第2组中，将第1子组中的译码结果b1和b2拼接为译码结果c1，将第2子组中的译
码结果b3和b4拼接为译码结果c2。
[0073]
将译码结果c1-c2放入第3组中。由于第3组中只有2个译码结果，因此直接将译码结果c1和c2拼接为译码结果d1。
[0074]
接下来，对译码结果d1进行校验以选择目标路径，
[0075]
在一些实施例中，对待校验结果进行校验包括：对待校验结果中的全部路径进行校验。若存在通过校验的路径，则判定通过校验的路径总数是否大于1。若通过校验的路径总数大于1，则将通过校验且出现概率最大的路径作为目标路径。若通过校验的路径总数等于1，则将通过校验的路径作为目标路径。若不存在通过校验的路径，则将全部路径中出现概率最大的路径作为目标路径。
[0076]
在步骤404，将目标路径作为第一极化码的译码序列。
[0077]
图6是根据本公开一个实施例的译码装置的结构示意图。如图6所示，译码装置包括第一处理模块61、第二处理模块62和第三处理模块63。
[0078]
第一处理模块61将接收到的长度为n的第一极化码分为长度为n的m个第二极化码，其中n、m和n均为2的整次幂。
[0079]
第二处理模块62独立地对m个第二极化码进行scl译码处理以得到m个译码结果，其中第i个译码结果中的备选路径数量不大于第i+1个译码结果中的备选路径数量，1≤i《m。
[0080]
如图2所述，将接收到的第一极化码分为等长的m个第二极化码y
1-ym，利用m个scl译码器独立地对m个第二极化码进行译码，以得到相应的译码结果a
1-am。
[0081]
若译码结果a1中的备选路径数量为ln1，译码结果a2中的备选路径数量为ln2，
…
，译码结果am中的备选路径数量为lnm，则ln1≤ln2≤
…
≤lnm。
[0082]
第三处理模块63对m个译码结果进行校验以选择相应的目标路径，将所得到的目标路径进行处理以得到第一极化码的译码序列。
[0083]
在一些实施例中，第三处理模块63将m个译码结果分组，其中每一组中包括p个译码结果，1≤p≤m，若第k组中的译码结果数p大于1时，则将p个译码结果拼接为一个待校验结果，待校验结果的长度为pu，u为译码结果的长度，1≤k≤k，k为分组总数，若第k组中仅包括1个译码结果，则直接将译码结果作为待校验结果，对待校验结果进行校验以选择第k组的目标路径。
[0084]
例如，将接收到的第一极化码分为等长的8个第二极化码，将这8个第二极化码独立地进行scl译码以得到对应的8个译码结果a1-a8。将译码结果a1-a8分为2组，第1组包括译码结果a1-a4，第2组包括译码结果a5-a8。将第1组中的译码结果a1-a4拼接为第一待校验结果，对第一待校验结果进行校验以选择第1组的目标路径。将第2组中的译码结果a5-a8拼接为第二待校验结果，对第二待校验结果进行校验以选择第2组的目标路径。
[0085]
在一些实施例中，第三处理模块63在将p个译码结果拼接为一个待校验结果的过程中，首先在译码结果a
1-a
p
中，将译码结果a1作为译码结果b0。接下来，将译码结果bj作为第一拼接信息，将译码结果a
j+2
作为第二拼接信息，对第一拼接信息和第二拼接信息进行路径拼接，并将路径拼接结果作为译码结果b
j+1
，其中0≤j≤p-2。最后，将译码结果b
p-1
作为待校验结果。例如，译码结果处理过程可如图3所示。
[0086]
在一些实施例中，第三处理模块63在对第一拼接信息和第二拼接信息进行路径拼
接时，将第一拼接信息中的每一个备选路径和第二拼接信息中的每一个备选路径组合，以得到l1×
l2个备选路径，其中l1为第一信息中的备选路径数，l2为第二信息中的备选路径数。在l1×
l2个备选路径中选择出现概率最大的l个备选路径以作为路径拼接结果，其中l为l1和l2中的较大者。
[0087]
在一些实施例中，第三处理模块63对待校验结果进行校验包括：对待校验结果中的全部路径进行校验。若存在通过校验的路径，则判定通过校验的路径总数是否大于1。若通过校验的路径总数大于1，则将通过校验且出现概率最大的路径作为目标路径。若通过校验的路径总数等于1，则将通过校验的路径作为目标路径。若不存在通过校验的路径，则将全部路径中出现概率最大的路径作为目标路径。
[0088]
在一些实施例中，第三处理模块63将m个译码结果放入第1组中，将第w组中的译码结果进行子组划分，其中每一子组中包括2个译码结果，1≤w≤log2m，在第w组中的每一子组中，将一个译码结果作为第一拼接信息，将另一个译码结果作为第二拼接信息，对第一拼接信息和第二拼接信息进行路径拼接，并将路径拼接结果作为第w+1组中的译码结果，将第log2m+1组中的唯一译码结果作为待校验结果，对待校验结果进行校验以选择目标路径，以便将目标路径作为第一极化码的译码序列。例如，译码结果处理过程可如图5所示。
[0089]
图7是根据本公开又一个实施例的译码装置的结构示意图。如图7所示，译码装置包括存储器71和处理器72。
[0090]
存储器71用于存储指令。处理器72耦合到存储器71。处理器72被配置为基于存储器存储的指令执行实现如图1和图4中任一实施例涉及的方法。
[0091]
如图7所示，译码装置还包括通信接口73，用于与其它设备进行信息交互。同时，该译码装置还包括总线74，处理器72、通信接口73、以及存储器71通过总线74完成相互间的通信。
[0092]
存储器71可以包含高速ram(random access memory，随机存取存储器)，也可还包括nvm(non-volatile memory，非易失性存储器)。例如至少一个磁盘存储器。存储器71也可以是存储器阵列。存储器71还可能被分块，并且块可按一定的规则组合成虚拟卷。
[0093]
此外，处理器72可以是一个中央处理器，或者可以是asic(application specific integrated circuit，专用集成电路)，或者是被配置成实施本公开实施例的一个或多个集成电路。
[0094]
本公开还提供一种计算机可读存储介质。计算机可读存储介质存储有计算机指令，指令被处理器执行时实现如图1和图4中任一实施例涉及的方法。
[0095]
在一些实施例中，上述功能模块可以实现为用于执行本公开所描述功能的通用处理器、可编程逻辑控制器(programmable logic controller，简称：plc)、数字信号处理器(digital signal processor，简称：dsp)、专用集成电路(application specific integrated circuit，简称：asic)、现场可编程门阵列(field-programmable gate array，简称：fpga)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件或者其任意适当组合。
[0096]
至此，已经详细描述了本公开的实施例。为了避免遮蔽本公开的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
[0097]
虽然已经通过示例对本公开的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本公开的范围。本领域的技术人员应该理解，可在不脱离本公开的范围和精神的情况下，对以上实施例进行修改或者对部分技术特征进行等同替换。本公开的范围由所附权利要求来限定。