熔丝修调电路及其控制方法与流程

本发明属于电子电路技术领域，涉及一种修调电路，尤其涉及一种熔丝修调电路及其控制方法。

背景技术：

修调技术可以降低工艺波动与失调对电路的不良影响，提高芯片良率，广泛应用于dac、adc、基准源以及各种高精度集成电路的微调中，当前常用的修调方式主要有三种：第一种是电阻薄膜的激光修调技术，通过切掉部分电阻材料来增加阻值；第二种是熔丝修调技术，采用电压源或电流源，将并联到电阻或电容两端的熔丝烧断以此增大阻值实现修调；第三种是二极管短路修调技术，与熔丝修调技术相似，通过减小阻值实现修调。

传统的熔丝修调技术虽然操作简单，但需要引入额外的修调点，占用了大量芯片面积。熔丝熔断后的阻抗存在正态分布，熔断过程中对于施加在熔丝两端的电压、电流以及持续时间均有要求，控制不好会导致修调错误，因此修调的成品率低。激光修调技术可直接对铝丝和多晶硅丝进行烧断修调，不需要额外修调点，但需要专门的激光机台和两轮测试流程，分别为第一轮高温测试和第二轮低温测试，测试效率低并且测试成功率低，修调成本高。

有鉴于此，如今迫切需要设计一种新的熔丝修调电路，以便克服现有熔丝修调电路存在的上述至少部分缺陷。

技术实现要素：

本发明提供一种熔丝修调电路及其控制方法，可减小芯片占用面积，降低成本，并且不需要额外的设备。

为解决上述技术问题，根据本发明的一个方面，采用如下技术方案：

一种熔丝修调电路，所述熔丝修调电路包括：修调控制模块、修调模块和输出电路模块；

所述修调控制模块用以向修调模块提供启动信号、烧写信号和修调码；

所述修调模块连接所述修调控制模块，用以根据所述修调控制模块提供的启动信号和烧写信号，控制烧写的启动及烧写过程；完成烧写后对应阻值发生变化，输出逻辑电平信号随修调控制模块信号的不同而形成不同值；

所述输出电路模块连接所述修调模块,用以根据所述修调模块输出的信号输出对应的输出信号。

作为本发明的一种实施方式，所述修调模块包括烧写控制模块和固化模块；

所述烧写控制模块用以向所述固化模块发送烧写控制信号；

所述固化模块用以在所述烧写控制模块的控制下完成熔断熔丝操作，熔断熔丝操作完成后对应阻值发生变化。

作为本发明的一种实施方式，所述修调控制模块用以控制所述修调模块的启动与关闭、烧写模式的进入与退出以及固化模块是否进行熔丝熔断操作；所述修调控制模块提供的修调码存在逻辑高电平和逻辑低电平两种情况。

作为本发明的一种实施方式，所述烧写控制模块的输入端接收修调控制模块输出的启动信号与烧写信号。

作为本发明的一种实施方式，所述固化模块接收来自修调控制模块的修调码，所述烧写信号为逻辑高电平时进入烧写模式；若此时修调码为逻辑高电平，则熔丝熔断，输出逻辑电平信号为逻辑高电平。

烧写完毕后修调控制模块烧写信号为逻辑低电平，退出烧写模式，此时，烧写信号为逻辑低电平，启动信号为逻辑高电平，修调码为逻辑高电平，则输出的逻辑电平信号为高电平。

进入烧写模式后，若修调码为逻辑低电平，固化模块不进行熔丝烧断操作，输出逻辑电平信号仍为高电平；这种情况下退出烧写模式，即：烧写信号为逻辑低电平，启动信号为逻辑高电平，修调码为逻辑低电平，则输出的逻辑电平信号为低电平。

作为本发明的一种实施方式，所述烧写控制模块电路包括第一反相器、第一或非门、第二反相器、第二或非门、第三反相器、第四反相器、第五反相器、第六反相器、第七反相器、第一p型沟道mos场效应管、第二p型沟道mos场效应管、第一n型沟道mos场效应管、第二n型沟道mos场效应管、第三p型沟道mos场效应管、第四p型沟道mos场效应管、第一电阻器、第一电流源；

所述第一反相器的输入端连接所述启动信号，所述第二或非门的两个输入端分别连接所述启动信号和所述烧写信号，所述第四反相器的输出端输出第一使能信号，所述第七反相器的输出端输出第二使能信号，所述第一p型沟道mos场效应管的漏端输出第一偏置信号，所述第一n型沟道mos场效应管的漏端输出第二偏置信号。

作为本发明的一种实施方式，所述固化模块电路包括第八反相器、第九反相器、第一与非门、第十反相器、第十一反相器、第十二反相器、第五p型沟道mos场效应管、第六p型沟道mos场效应管、第七p型沟道mos场效应管、第三n型沟道mos场效应管、第四n型沟道mos场效应管、熔丝fuse；

所述第八反相器的输入连接所述烧写信号，第八反相器与第九反相器串联，所述第一与非门的两端分别连接所述修调码和第九反相器的输出，所述第五p型沟道mos场效应管的栅极连接所述第二使能信号，所述第六p型沟道mos场效应管的栅极连接所述第一偏置信号，所述第三n型沟道mos场效应管的栅极连接所述第二偏置信号，所述第四n型沟道mos场效应管的栅极连接所述第一使能信号，所述第五p型沟道mos场效应管的漏端输出第一逻辑电平信号。

作为本发明的一种实施方式，所述输出电路模块包括反相器组，所述输出电路模块的输入端连接第一逻辑电平信号，输出端连接第二逻辑电平信号。

一种熔丝修调电路的控制方法，所述控制方法包括：

修调控制模块向修调模块提供启动信号、烧写信号和修调码，修调码存在逻辑高电平和逻辑低电平两种情况；

修调模块根据所述修调控制模块提供的启动信号和烧写信号，控制烧写的启动及烧写过程；完成烧写后对应阻值发生变化，输出逻辑电平信号随修调控制模块信号的不同而形成不同值；

输出电路模块根据所述修调模块输出的信号输出对应的输出信号。

作为本发明的一种实施方式，所述固化模块接收来自修调控制模块的修调码，所述烧写信号为逻辑高电平时进入烧写模式；若此时修调码为逻辑高电平，则熔丝熔断，输出逻辑电平信号为逻辑高电平；

烧写完毕后修调控制模块烧写信号为逻辑低电平，退出烧写模式，此时，烧写信号为逻辑低电平，启动信号为逻辑高电平，修调码为逻辑高电平，则输出的逻辑电平信号为高电平；

进入烧写模式后，若修调码为逻辑低电平，固化模块不进行熔丝烧断操作，输出逻辑电平信号仍为高电平；这种情况下退出烧写模式，即：烧写信号为逻辑低电平，启动信号为逻辑高电平，修调码为逻辑低电平，则输出的逻辑电平信号为低电平。

本发明的有益效果在于：本发明提出的熔丝修调电路及其控制方法，可减小芯片占用面积，降低成本，并且不需要额外的设备。

附图说明

图1为本发明一实施例中熔丝修调电路的组成示意图。

图2为本发明一实施例中烧写控制模块电路的电路示意图。

图3为本发明一实施例中固化模块电路的电路示意图。

图4为本发明一实施例中熔丝修调电路的组成示意图。

图5为本发明一实施例中熔丝修调电路的组成示意图。

具体实施方式

下面结合附图详细说明本发明的优选实施例。

为了进一步理解本发明，下面结合实施例对本发明优选实施方案进行描述，但是应当理解，这些描述只是为进一步说明本发明的特征和优点，而不是对本发明权利要求的限制。

该部分的描述只针对几个典型的实施例，本发明并不仅局限于实施例描述的范围。相同或相近的现有技术手段与实施例中的一些技术特征进行相互替换也在本发明描述和保护的范围内。

说明书中各个实施例中的步骤的表述只是为了方便说明，本申请的实现方式不受步骤实现的顺序限制。

说明书中的“连接”既包含直接连接，也包含间接连接，如通过一些有源器件、无源器件或电传导媒介进行的连接；还可包括本领域技术人员公知的在可实现相同或相似功能目的的基础上通过其他有源器件或无源器件的连接，如通过开关、跟随电路等电路或部件的连接。

需要说明的是，本发明中诸如第一和第二等之类的关系术语仅仅用来将一个实体或操作与另一个实体或操作区分，并不代表实体或操作之间存在任何实际的关系或顺序。本发明所提供的图示仅以示意方式说明本发明的基本构想，图中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

本发明揭示了熔丝修调电路，图1为本发明一实施例中熔丝修调电路的组成示意图；请参阅图1，所述熔丝修调电路包括：修调控制模块1、修调模块2和输出电路模块3。

所述修调控制模块1用于向修调模块提供启动信号、烧写信号和修调码；在一实施例中，修调码存在逻辑高电平和逻辑低电平两种情况。修调模块2连接所述修调控制模块1，用以根据所述修调控制模块1提供的启动信号和烧写信号，控制烧写的启动及烧写过程；完成烧写后对应阻值发生变化，输出逻辑电平信号随修调控制模块信号的不同而形成不同值。在一实施例中，无特殊说明的情况下，默认启动信号可以为逻辑高电平。所述输出电路模块3连接所述修调模块2,用以根据所述修调模块输出的信号输出对应的输出信号。

在本发明的一实施例中，所述修调模块2包括烧写控制模块21和固化模块22；所述烧写控制模块21用以向所述固化模块22发送烧写控制信号；所述固化模块22用以在所述烧写控制模块21的控制下完成熔断熔丝操作，熔断熔丝操作完成后对应阻值发生变化。在一实施例中，所述烧写控制模块21的输入端接收修调控制模块1输出的启动信号与烧写信号。

在本发明一实施例中，所述修调模块2在开始修调之前需要烧写信号，烧写完毕后，正常输出修调码需要启动信号。

而本发明重点为修调模块2，因此为了使电路设计更为简单且重点突出；在本发明的一实施例中，将提供烧写信号、启动信号和修调码的功能置于修调控制模块1中(当然，也可以将提供烧写信号、启动信号和修调码的功能置于其他模块)；即，在本发明的一实施例中，修调控制模块1用于控制烧写模式的进入与退出，为烧写控制模块提供启动信号，为固化模块提供修调码命令。在本发明的一实施例中，所述修调控制模块1用以控制所述修调模块2的启动与关闭、烧写模式的进入与退出以及固化模块22是否进行熔丝熔断操作。

在一实施例中，所述固化模块22接收来自修调控制模块1的修调码，烧写信号为逻辑高电平，烧写控制模块21进入烧写模式，固化模块22内的熔丝熔断，输出逻辑电平信号为高电平；烧写信号为逻辑低电平时，烧写控制模块21退出烧写模式。

烧写完毕后修调控制模块1烧写信号为逻辑低电平，所述烧写控制模块21退出烧写模式，即烧写信号经历了由逻辑高电平到逻辑低电平的过程；此时，烧写信号为逻辑低电平，启动信号为逻辑高电平，修调码为逻辑高电平，则输出的逻辑电平信号为高电平。

需要指出的情况是，进入烧写模式后，若修调码为逻辑低电平，固化模块22不执行熔丝熔断操作，输出逻辑电平信号仍为高电平；这种情况下退出烧写模式，即：烧写信号为逻辑低电平，启动信号为逻辑高电平，修调码为逻辑低电平，则输出的逻辑电平信号为低电平。

图2为本发明一实施例中烧写控制模块的电路示意图；请参阅图2，在本发明的一实施例中，所述烧写控制模块电路包括第一反相器、第一或非门、第二反相器、第二或非门、第三反相器、第四反相器、第五反相器、第六反相器、第七反相器、第一p型沟道mos场效应管、第二p型沟道mos场效应管、第一n型沟道mos场效应管、第二n型沟道mos场效应管、第三p型沟道mos场效应管、第四p型沟道mos场效应管、第一电阻器、第一电流源。

启动信号trim_on连接第一反相器inv1的输入端，第一或非门nor1的两个输入分别连接第一反相器inv1的输出端和烧写信号en_prog，nor1的输出端连接第二反相器inv2的输入端，第二或非门nor2的两个输入分别连接启动信号trim_on和烧写信号en_prog，nor2的输出端连接第三反相器inv3的输入端，第四反相器inv4与inv3串联，inv4输出第一使能信号en1，第五反相器inv5、第六反相器inv6和第七反相器inv7依次串联，inv5的输入端连接烧写信号，inv7输出第二使能信号en2，第一p型沟道mos场效应管mp1的栅极连接nor1的输出，mp1的漏极输出第一偏置信号pbias，第二p型沟道mos场效应管mp2的栅极与漏极相连，连接到mp1的漏极，并连接第三p型沟道mos场效应管mp3的栅极，电流源i1连接在mp2与地之间，第一n型沟道mos场效应管mn1的栅极连接inv2的输出，漏极输出第二偏置信号nbias，第二n型沟道mos场效应管mn2的栅极与漏极相连，连接mp3的漏极和mn1的漏极，mn2的源极连接电阻器r1的一端，r1的另一端和mn1的源极连接并接到地端，第四p型沟道mos场效应管mp4的栅极与源极相连并连接到电源vdd，mp4的漏极连接到mn2的源极，mp1、mp2和mp3的源极相连并连接到电源vdd。所述烧写控制模块根据启动信号trim_on和烧写信号en_prog，输出第一和第二使能信号、第一和第二偏置信号对固化模块电路进行控制，烧写模式中烧写信号为高电平，烧写完成后退出烧写模式，烧写信号为低电平，控制固化电路不再进行烧写操作。电流源i1的作用是防止mp2对pbias的钳位。

图3为本发明一实施例中固化模块的电路示意图；所述固化模块电路包括第八反相器、第九反相器、第一与非门、第十反相器、第十一反相器、第十二反相器、第五p型沟道mos场效应管、第六p型沟道mos场效应管、第七p型沟道mos场效应管、第三n型沟道mos场效应管、第四n型沟道mos场效应管、熔丝fuse。

第八反相器inv8的输入端连接烧写信号en_prog，第九反相器inv9和inv8串联，第一与非门nand1的两个输入端分别连接修调码trim_in和inv9的输出，nand1的输出端连接第十反相器inv10的输入端，第十一反相器in11和第十二反相器inv12并联，其输入端连接到inv10的输出，其输出端连接到第七p型沟道mos场效应管mp7的栅极，第五p型沟道mos场效应管mp5的栅极连接到第二使能信号en2，mp5的漏极连接第四n型沟道mos场效应管mn4的漏极，mn4的栅极连接第一使能信号en1，第六p型沟道mos场效应管mp6的栅极连接到第一偏置信号pbias，mp6的漏极连接第三n型沟道mos场效应管mn3的漏极并输出逻辑电平trim_out，mn3的栅极连接第二偏置信号nbias，mn3的源极连接熔丝fuse的一端，fuse的另一端与mn4的源极相连并连接到地端，mp5、mp6和mp7的源极相连并连接到电源vdd。

在上述实施方式中，当烧写信号en_prog为高电平时，进入烧写模式；当修调码trim_in为高电平时，第七p型沟道mos场效应管mp7的栅极为逻辑低电平，mp7导通，较大的电流流经mp7，并流入熔丝fuse，导致fuse烧断，从较小的电阻值变为较大的电阻值；en1、en2均为逻辑低电平，输出逻辑电平信号trim_out为高电平；

当修调码trim_in为低电平时，mp7的栅极为逻辑高电平，mp7关断，pbias为逻辑高电平，因此mp6关断；nbias为逻辑低电平，因此mn3关断，此时无电流流过fuse，熔丝不会烧断；但en1、en2均为逻辑低电平，因此输出逻辑电平信号trim_out仍为高电平。

烧写完毕后烧写信号en_prog变为低电平。当修调码trim_in为高电平时，pbias为逻辑低电平，mp6导通，en1为逻辑低电平，mn4关闭，en2为逻辑高电平，mp5关闭，因此输出逻辑电平trim_out为高电平；当修调码trim_in为低电平时，en2为高电平，mp5关断，en1为低电平，mn4关断，nbias为高电平，mn3导通，pbias为低电平，mp6导通，mn3与mp5拥有相同的长宽比，同时导通的情况下，由于n型沟道场效应管流过电流的能力大于p型沟道场效应管，因此mn3将输出逻辑电平trim_out下拉至低电位。

图4为本发明一实施例中熔丝修调电路的组成示意图；请参阅图4，在本发明的一实施例中，输出电路模块包括第一缓冲电路和第二缓冲电路，第一缓冲电路由第一反相器和第二反相器串联组成，对trim_out波形起到整形的作用；第二缓冲电路包括三个反相器，第三反相器的输入连接第一缓冲电路的输出，第四反相器和第五反相器并联，其输入连接到第三反相器的输出，其输出为逻辑电平信号，并联的两个反相器拥有较低的输出阻抗，增强了电路的驱动能力。

图5为本发明一实施例中熔丝修调电路的组成示意图；请参阅图5，在本发明的一个实际应用中，可根据具体情况将多个固化模块和输出电路模块并联组合，一次性实现多个修调操作。

本发明还揭示一种熔丝修调电路的控制方法，所述控制方法包括：

修调控制模块向修调模块提供启动信号、烧写信号和修调码，修调码存在逻辑高电平和逻辑低电平两种情况；

修调模块根据所述修调控制模块提供的启动信号和烧写信号，控制烧写的启动及烧写过程；完成烧写后对应阻值发生变化，输出逻辑电平信号随修调控制模块信号的不同而形成不同值；

输出电路模块根据所述修调模块输出的信号输出对应的输出信号。

在本发明的一实施例中，所述固化模块接收来自修调控制模块的修调码，所述烧写信号为逻辑高电平时进入烧写模式；若此时修调码为逻辑高电平，则熔丝熔断，输出逻辑电平信号为逻辑高电平。

烧写完毕后修调控制模块烧写信号为逻辑低电平，退出烧写模式，此时，烧写信号为逻辑低电平，启动信号为逻辑高电平，修调码为逻辑高电平，则输出的逻辑电平信号为高电平。

进入烧写模式后，若修调码为逻辑低电平，固化模块不进行熔丝烧断操作，输出逻辑电平信号仍为高电平；这种情况下退出烧写模式，即：烧写信号为逻辑低电平，启动信号为逻辑高电平，修调码为逻辑低电平，则输出的逻辑电平信号为低电平。

综上所述，本发明提出的熔丝修调电路及其控制方法，可减小芯片占用面积，降低成本，并且不需要额外的设备。

需要注意的是，本申请可在软件和/或软件与硬件的组合体中被实施；例如，可采用专用集成电路(asic)、通用目的计算机或任何其他类似硬件设备来实现。在一些实施例中，本申请的软件程序可以通过处理器执行以实现上文步骤或功能。同样地，本申请的软件程序(包括相关的数据结构)可以被存储到计算机可读记录介质中；例如，ram存储器，磁或光驱动器或软磁盘及类似设备。另外，本申请的一些步骤或功能可采用硬件来实现；例如，作为与处理器配合从而执行各个步骤或功能的电路。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

这里本发明的描述和应用是说明性的，并非想将本发明的范围限制在上述实施例中。实施例中所涉及的效果或优点可因多种因素干扰而可能不能在实施例中体现，对于效果或优点的描述不用于对实施例进行限制。这里所披露的实施例的变形和改变是可能的，对于那些本领域的普通技术人员来说实施例的替换和等效的各种部件是公知的。本领域技术人员应该清楚的是，在不脱离本发明的精神或本质特征的情况下，本发明可以以其它形式、结构、布置、比例，以及用其它组件、材料和部件来实现。在不脱离本发明范围和精神的情况下，可以对这里所披露的实施例进行其它变形和改变。