差分至单端缓冲放大器的制作方法

1.本发明涉及电路技术领域，尤其涉及一种差分至单端缓冲放大器。


背景技术：

2.缓冲放大器(有时简称为缓冲器)是一种提供从一个电路到另一个电路的电阻抗转换的放大器，目的是防止信号源受到负载电流的影响。
3.在一些应用中，负载设备应由单端信号(single
‑
ended signal)驱动。因此需要差分(differential)到单端缓冲放大器。
4.图1示出了由全差分(差分输入差分输出)运算放大器102实现的差分至单端缓冲放大器100。差分输出到单端缓冲放大器100的输出vout。在这种架构中，需要附加的共模回馈电路cmfb(common
‑
mode feedback circuit)来抑制共模噪声。由于电磁感应等原因，可能会在电线和电缆中产生共模噪声(common
‑
mode noise)。从另一个电路流入电路接地的电流可能会导致接地电位升高，这是共模噪声的另一个来源。
5.图2描绘了另一种差分至单端缓冲放大器200，其由差分至单端运算放大器202实现，并且是放大差分至单端缓冲放大器200的正负输入端子和负输入端子的电压差(vin_p
‑
vin_n)的差分放大器。因此，抑制了正负输入端子上迭加在上的共模噪声。在这样的架构中，不需要额外的共模回馈电路，例如图1的cmfb。然而，在差分至单端运算放大器202的同相输入端子(vx+)处存在明显的信号摆动(signal swing)，这降低了差分至单端缓冲放大器200的线性度(linearity)。


技术实现要素：

6.有鉴于此，本发明提供一种差分至单端缓冲放大器，以抑制在运算放大器的同相输入端子处引起的信号摆动。
7.根据本发明的第一方面，公开一种差分至单端缓冲放大器，包括：
8.正输入端子和负输入端子；
9.差分至单端运算放大器，具有同相输入端子和反相输入端子，该同相输入端子和该反相输入端子分别耦接至该差分至单端缓冲放大器的该正输入端子和该负输入端子，并该差分至单端运算放大器具有单端输出端子输出该差分至单端缓冲放大器的输出信号；以及
10.摆动抑制电阻，耦接在该差分至单端缓冲放大器的该负输入端子与差分至单端运算放大器的同相输入端子之间，从而抑制在该差分至单端运算放大器的该同相输入端子处的信号摆动，其中，该信号摆动是由该差分至单端缓冲放大器的输入信号的差分部分的振动引起的。
11.本发明的差分至单端缓冲放大器由于具有摆动抑制电阻，耦接在该差分至单端缓冲放大器的该负输入端子与差分至单端运算放大器的同相输入端子之间，从而抑制在该差分至单端运算放大器的该同相输入端子处的信号摆动，其中，该信号摆动是由该差分至单
端缓冲放大器的输入信号的差分部分的振动引起的。因此本发明仅使用已有的负差分输入经由摆动抑制电阻输送至运算放大器的同相输入端子处，从而抵消差分至单端运算放大器的同相输入端子处的信号摆动。因此本发明的方案无需引入新的输入信号，这样就避免了引入新的噪声，同时使用了更加简单的方式抑制了在运算放大器的同相输入端子处引起的信号摆动。
附图说明
12.图1描绘了由全差分(差分输入差分输出)运算放大器102实现的差分至单端缓冲放大器100；
13.图2描绘了另一种差分至单端缓冲放大器200，其由差分至单端运算放大器202实现；以及
14.图3描绘了根据本发明示例性实施例的差分至单端缓冲放大器300，其包括正输入端子vin_p、负输入端子vin_n、差分至单端运算放大器(differential to single
‑
ended operational amplifier，diso)302和摆动抑制电阻rss。
具体实施方式
15.以下描述是出于说明本发明的一般原理的目的，并且不应以限制意义来理解。本发明的范围最好通过参考所附的权利要求书来确定。
16.图3描绘了根据本发明示例性实施例的差分至单端缓冲放大器300，其包括正输入端子vin_p、负输入端子vin_n、差分至单端运算放大器(diso)302和摆动抑制电阻rss。
17.diso运算放大器302具有同相(non
‑
inverting)输入端子“+”和反相(inverting)输入端子
“‑”
，同相输入端子“+”和反相输入端子
“‑”
分别耦接到单端至差分缓冲放大器300的正输入端子vin_p(接收正差分输入vdiff_p和共模电压vcm)和负差分输入端子vin_n(接收负差分输入vdiff_n和共模电压vcm)，并且diso运算放大器302具有单端输出端子，该单端输出端子输出该单端差分缓冲放大器300的输出信号vout。
18.摆动抑制电阻rss耦接在差分至单端缓冲放大器300的负输入端子vin_n与diso运算放大器302的同相输入端子“+”之间。
19.通过摆动抑制电阻rss，抑制了由于差分至单端缓冲放大器300的输入信号vin的差分部分(例如，vdiff_p和vdiff_n)的振动(vibration)而在diso运算放大器302的同相输入端子“+”处引起的信号摆动。
20.如图3所示，差分至单端缓冲放大器300还包括第一电阻r1，其耦接在差分至单端缓冲放大器300的正输入端子vin_p与diso运算放大器302的同相输入端子“+”之间。摆动抑制电阻rss的电阻(值)取决于第一电阻r1的电阻(值)。在此架构中，由于通过rss传递的负差分输入vdiff_n，可以通过第二信号摆动部分来补偿由于通过r1传递的正差分输入vdiff_p而引起的同相输入端子“+”处的第一信号摆动部分。
21.在示例性实施例中，第一电阻r1和摆动抑制电阻rss具有相同的电阻，例如rss＝r1。因此，可以完全消除由于差分至单端缓冲放大器的输入信号的差分部分的振动引起的差分至单端运算放大器的同相输入端子处的信号摆动。本实施例中，摆动抑制电阻rss也可以不等于第一电阻r1，同样可以达到抑制在diso运算放大器302的同相输入端子“+”处引起
的信号摆动。在先前技术中，可能会采用将输出信号vout经由第二电阻r2回馈到diso运算放大器302的同相输入端子“+”处，从而抵消差分至单端运算放大器的同相输入端子处的信号摆动，然而这种引入新的信号的方式带来了更多的噪声。而本发明中未引入新的输入信号，仅使用已有的负差分输入vdiff_n经由摆动抑制电阻rss输送至diso运算放大器302的同相输入端子“+”处，从而抵消差分至单端运算放大器的同相输入端子处的信号摆动。因此本发明的方案无需引入新的输入信号，这样就避免了引入新的噪声，同时使用了更加简单的方式抑制了在diso运算放大器302的同相输入端子“+”处引起的信号摆动。
22.图3示出了差分至单端缓冲放大器300还包括第二电阻r2，该第二电阻r2将diso运算放大器302的同相输入端子“+”耦接到地(ground)(例如间接耦接到地)。第二电阻r2的电阻(值)是第一电阻r1的电阻(值)的n倍，例如，r2＝n
×
r1。差分至单端缓冲放大器300的增益为g。n的值取决于用于共模噪声抑制的增益g。
23.在示例性实施例中，值n是g的一半，例如，n＝g/2。
24.如图3所示，增益g在单端缓冲放大器300的差分的输出信号vout和输入信号vin之间，例如，g＝vout/vin。输出信号vout是diso运算放大器302的单端输出端子处的电压。输入信号vin是差分至单端缓冲放大器300的正输入端子vin_p和负输入端子vin_n之间的电压差。
25.图3示出了差分至单端缓冲放大器300还包括第三电阻r3和第四电阻r4。第三电阻r3耦接在差分至单端缓冲放大器300的负输入端子vin_n与diso运算放大器302的反相输入端子
“‑”
之间。第四电阻r4耦合在diso运算放大器302的反相输入端子
“‑”
和diso运算放大器302的单端输出端子之间。
26.在示例性实施例中，第一电阻r1和第三电阻r3具有相同的电阻，例如，r1＝r3。
27.在示例性实施例中，第四电阻r4的电阻可以是第三电阻r3的电阻的两倍，例如，r4＝2
×
r3。
28.在其中r1＝r3＝rss并且r2＝n*r1＝g/2*r1的示例性实施例中，共模噪声vcm_noise(共模电压vcm中的噪声)通过差分至单端缓冲放大器300成功抑制为0(因为如果n是g/2，vcm_noise*2n/(1+2n)*(1+g)
‑
vcm_noise*g为0)。需要指出的是，本实施例的上述方式是将在diso运算放大器302的同相输入端子“+”处引起的信号摆动消除为零，然而本发明并不限于仅采用上述方式，例如并非要求r1＝r3＝rss并且r2＝n*r1＝g/2*r1，也可以是其他的方式，如r1可以不等于rss、r2可以不等于g/2*r1等等，同样可以达到抑制在diso运算放大器302的同相输入端子“+”处引起的信号摆动的效果。
29.差分至单端缓冲放大器300成功地抑制了diso运算放大器302的同相输入端子处的共模噪声以及非理想信号摆动。提供了高线性度的缓冲放大器。
30.差分至单端缓冲放大器300处于差分放大架构中，该架构通过放大输入电压差(vin_p
‑
vin_n)来抑制共模噪声vcm_noise。差分放大架构有很多变体。摆动抑制电阻rss可以应用于各种差分放大架构。
31.具有摆动抑制电阻rss的任何差分至单端缓冲放大器都应被认为在本发明的范围内。
32.前述电阻可以是任何电阻元件。
33.前述的差分至单端运算放大器不同于全差分运算放大器。
34.本领域的技术人员将容易地观察到，在保持本发明教导的同时，可以做出许多该装置和方法的修改和改变。因此，上述公开内容应被解释为仅由所附权利要求书的界限和范围所限制。