消除并网装置锁相环频率耦合效应的方法及系统与流程

本申请涉及电力电子技术领域，尤其涉及一种消除并网装置锁相环频率耦合效应的方法及系统。

背景技术：

近年来，随着新能源的高速发展和电力系统在发电、输电、配电、用电等环节中广泛采用电力电子装置，由并网装置的并网特性及与电网之间的互动稳定性受到了广泛关注，特别是在弱电网的背景下，相关稳定性问题更为凸显。

如图1所示，当前的并网装置普遍采用基于锁相环的矢量控制框架。武相强等人在“考虑频率耦合效应的三相并网逆变器序阻抗模型及其交互稳定性研究”的文献中提出，并网控制常用的锁相环和电流环会造成并网点电压扰动下的输出电流频率耦合效应；该频率耦合效应会增加并网装置与电网之间互动稳定性的复杂度，甚至引入负阻尼效应，降低并网装置运行的稳定性，阻碍了并网装置的大规模应用。

解决锁相环引入的频率耦合扰动问题，可以在很大程度上弱化其负阻抗效应，从而提高装置的并网稳定性。

在并网装置电流控制中，电压和电流的park变换所用的锁相角是锁相环引入频率耦合扰动的入口。通过消除锁相环输入信号中的谐波对其输出角度的干扰，可以达到在源头上消除其引入频率耦合效应的目的。

要消除锁相环输入信号中的谐波对其输出角度的干扰，最简单直接的做法是降低锁相环的带宽；但这样一来锁相环的动态响应能力就会受到限制，容易导致并网装置在电网电压跌落及电网电压升高等故障穿越场合的暂态性能不符合指标考核要求，严重的时候甚至会导致故障停机。另一种做法是对锁相环输入的电压滤波，从源头上抑制电压信号扰动进入锁相环，从而减轻甚至是消除锁相引入频率耦合扰动的可能；在这种方式下，虽然锁相环内部的动态响应能力可以做得很快，但整个电网电压同步环节的动态响应能力却会因锁相环输入电压信号的滤波而被受到影响。

技术实现要素：

有鉴于此，本申请的目的在于提供一种消除并网装置锁相环频率耦合效应的方法及系统，以在不降低锁相环带宽和尽可能不影响电网电压同步环节动态响应能力的前提下，消除锁相环引入的频率耦合效应，继而削弱其附带的负阻尼效应，提升并网装置在弱电网下稳定运行能力。

本申请解决上述技术问题所采用的技术方案如下：

根据本申请的一个方面，提供的一种消除并网装置锁相环频率耦合效应的方法，所述方法包括：

获得并网点电压的频率；

从所述并网点电压的频率中提取频率扰动分量；

基于提取出的频率扰动分量获得锁相环输入信号的补偿量；

将所述锁相环输入信号的补偿量叠加到锁相环调节器的输入信号中。

根据本申请的一个方面，提供的一种消除并网装置锁相环频率耦合效应的系统，所述系统包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的消除并网装置锁相环频率耦合效应的程序，所述消除并网装置锁相环频率耦合效应的程序被所述处理器执行时用于实现所述的消除并网装置锁相环频率耦合效应的方法的步骤。

根据本申请的一个方面，提供的一种消除并网装置锁相环频率耦合效应的系统，所述系统包括获取模块、提取模块以及输出模块；

所述获取模块，用于获得并网点电压的频率；

所述提取模块，用于从所述并网点电压的频率中提取频率扰动分量；

所述输出模块，用于基于提取出的频率扰动分量获得锁相环输入信号的补偿量，以将所述锁相环输入信号的补偿量叠加到锁相环调节器的输入信号中。

本申请实施例提供的消除并网装置锁相环频率耦合效应的方法及系统，在电网较弱的情况下，可以解决并网装置的并网点电压和电流畸变，甚至是因此带来的电压电流振荡问题；不用降低锁相环的带宽，且几乎不影响装置电网电压同步环节动态响应能力，消除了锁相环引入的频率耦合效应，提升了并网装置在弱电网下稳定运行能力。

附图说明

图1为本申请实施例提供的并网装置电流控制框图；

图2为本申请实施例提供的消除并网装置锁相环频率耦合效应的方法示意图；

图3为本申请实施例提供的在dq坐标系下消除并网装置锁相环频率耦合效应的框图；

图4为本申请实施例提供的在αβ坐标系下消除并网装置锁相环频率耦合效应的框图；

图5为本申请实施例提供的消除并网装置锁相环频率耦合效应的系统示意图。

本申请目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

为了使本申请所要解决的技术问题、技术方案及有益效果更加清楚、明白，以下结合附图和实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

本实施例涉及到的变量及其定义如下所示：

δωpll：锁相环调节器输出的频率调节量；

δωf：提取出的频率扰动分量；

δef：锁相环输入信号的补偿量；

ω0：电网额定频率对应的角频率；

ωpll：锁相环输出的角频率；

ωseq：根据锁相环输入电压信号的α、β轴分量所计算出的角频率；

ωpcc：并网点电压的频率；

gfh：锁相环输入信号的补偿量获取环节的调节器；

eα、eβ：锁相环输入电压信号的α、β轴分量；

ed、eq：并网点电压的d、q轴分量。

实施例1：

如图2所示，本申请实施例提供一种消除并网装置锁相环频率耦合效应的方法，所述方法包括：

步骤s11、获得并网点电压的频率；

在本实施例中，可以取锁相环输出的角频率ωpll作为并网点电压的频率ωpcc；优选地，取锁相环调节器输出的频率调节量δωpll作为并网点电压的频率ωpcc。

或者，将根据锁相环输入电压信号的α、β轴分量所计算出的角频率ωseq作为并网点电压的频率ωpcc，ωseq的具体计算公式为：

式中，k(k≥1)和k+1分别代表第k个控制周期和第k+1个控制周期，ts为计算公式在程序中的执行周期。

步骤s12、从所述并网点电压的频率中提取频率扰动分量；

在本实施例中，对所述并网点电压的频率ωpcc进行滤波，以提取其谐波成分，即频率扰动分量δωf。滤波可以用高通、带通或具有类似功能的滤波器来达成，其中高通(hpf)滤波器和带通(bpf)滤波器的传递函数分别为：

式中，ωh为高通滤波器的截止频率；ωb为滤波器的带宽系数，ωt为带通滤波器的中心角频率。

步骤s13、基于提取出的频率扰动分量，获得锁相环输入信号的补偿量；

在本实施例中，采用比例(p)、比例积分(pi)、比例积分加微分(pid)或其他具有类似功能的调节器对提取出的频率扰动分量δωf进行调节，以获得锁相环输入信号的补偿量δef。δef可以表示成：

δef＝gfhδωf；式中，gfh表示锁相环输入信号的补偿量获取环节的调节器，它可以具有如下形式：

步骤s14、将所述锁相环输入信号的补偿量，叠加到锁相环调节器的输入信号中。

在本实施例中，将锁相环输入信号的补偿量δef反向叠加到锁相环调节器的原始输入信号eq中，用以抑制锁相环调节器输入信号中的谐波干扰。此时锁相环调节器的输入信号变为：

epll＝eq-δef；式中，eq为并网点电压的q轴分量，现有方法是通过将其控制到0来实现对电网电压相位的跟踪，而在本实施例中将其替换为epll。

其中，将所述锁相环输入信号的补偿量反向叠加到锁相环调节器的输入信号中，可以在同步旋转(dq)坐标系下执行；如图3所示，锁相环输入信号的补偿量δef反向叠加到锁相环调节器的原始输入信号eq中。也可以等效到静止(包括abc或αβ)坐标系下执行；如图4所示，锁相环输入信号的补偿量δef反向叠加到锁相环调节器的eα、eβ信号中。

实施例2：

如图3所示，本申请实施例提供一种消除并网装置锁相环频率耦合效应的系统，所述系统包括获取模块、提取模块以及输出模块；

所述获取模块，用于获得并网点电压的频率；

在本实施例中，可以取锁相环输出的角频率ωpll作为并网点电压的频率ωpcc；优选地，取锁相环调节器输出的频率调节量δωpll作为并网点电压的频率ωpcc。

或者，将根据锁相环输入电压信号的α、β轴分量所计算出的角频率ωseq作为并网点电压的频率ωpcc，ωseq的具体计算公式为：

式中，k(k≥1)和k+1分别代表第k个控制周期和第k+1个控制周期，ts为计算公式在程序中的执行周期。

所述提取模块，用于从所述并网点电压的频率中提取频率扰动分量；

在本实施例中，对所述并网点电压的频率ωpcc进行滤波，以提取其谐波成分，即频率扰动分量δωf。滤波可以用高通、带通或具有类似功能的滤波器来达成，其中高通(hpf)滤波器和带通(bpf)滤波器的传递函数分别为：

式中，ωh为高通滤波器的截止频率；ωb为滤波器的带宽系数，ωt为带通滤波器的中心角频率。

所述输出模块，用于基于提取出的频率扰动分量获得锁相环输入信号的补偿量，以将所述锁相环输入信号的补偿量叠加到锁相环调节器的输入信号中。

在本实施例中，采用比例(p)、比例积分(pi)、比例积分加微分(pid)或其他具有类似功能的调节器对提取出的频率扰动分量δωf进行调节，以获得锁相环输入信号的补偿量δef。δef可以表示成：

δef＝gfhδωf；式中，gfh表示锁相环输入信号的补偿量获取环节的调节器，它可以具有如下形式：

在本实施例中，将锁相环输入信号的补偿量δef反向叠加到锁相环调节器的原始输入信号eq中，用以抑制锁相环调节器输入信号中的谐波干扰。此时锁相环调节器的输入信号变为：

epll＝eq-δef；式中，eq为并网点电压的q轴分量，现有方法是通过将其控制到0来实现对电网电压相位的跟踪，而在本实施例中将其替换为epll。

与图3示例不同的是，图4中，将所述锁相环输入信号的补偿量反向叠加到锁相环调节器的输入信号中等效到静止(包括abc或αβ)坐标系下执行。

实施例3：

如图5所示，本申请实施例提供一种消除并网装置锁相环频率耦合效应的系统，所述系统包括存储器21、处理器22及存储在所述存储器21上并可在所述处理器22上运行的消除并网装置锁相环频率耦合效应的程序，所述消除并网装置锁相环频率耦合效应的程序被所述处理器22执行时用于实现实施例1所述的消除并网装置锁相环频率耦合效应的方法的步骤。

以上参照附图说明了本申请的优选实施例，并非因此局限本申请的权利范围。本领域技术人员不脱离本申请的范围和实质内所作的任何修改、等同替换和改进，均应在本申请的权利范围之内。