全NMOS晶体管的开关式低附加相移的数字步进式衰减器

全nmos晶体管的开关式低附加相移的数字步进式衰减器
技术领域
1.本发明属于射频电路技术领域，涉及相控阵系统中的数控步进式衰减器(dsa)，具体提供一种全nmos晶体管的开关式低附加相移的数字步进式衰减器。


背景技术：

2.伴随着数字与射频电路在片上集成的实现，以及芯片工艺和生产水平的一步步提高，相控阵列的尺寸和成本进一步降低；作为相控阵系统中重要的控制模块，数控步进式衰减器(dsa)控制了整个片上系统的幅度性能，在很大程度上甚至可以决定相控阵整体的收发效果；基于此，设计出高精度、低附加相移的dsa就有了非常重大的意义。
3.为了设计出高精度、低附加相移的dsa，研究者提出了许多不同的电路结构。采用cmos工艺实现dsa时，十分常见的的一种架构是采用开关内嵌式的桥t/t/π型电阻衰减单元通过电感匹配进行级联，如图1所示；以级联结构中的一个t型电阻衰减单元为例，如图2所示，该电阻衰减网络主要由两个串联支路上的电阻r0、一个串联支路上的晶体管m1、一个并联支路上的晶体管m2、一个并联支路上的电阻r
p
、一个并联支路上的电容c
t
，两个晶体管偏压v
c
、构成，当v
c
为高电压(一般取电路供电电压)、为低电压时，晶体管m1导通、晶体管m2断开，信号主要从晶体管m1、电阻r0构成的并联电路上通过并流向输出，此时定义dsa处于参考态，电路具有一个较小的损耗；当v
c
为低电压、为高电压时，晶体管m1断开、晶体管m2导通，信号有一部分从晶体管m2、电阻r
p
支路流向地，另一部分从电阻r0流向输出，此时定义dsa处于衰减态，电路具有一个较大的损耗，这两个损耗的差值就被定义为dsa的衰减量；即每个衰减单元都有两个工作状态，n个就有2
n
个工作状态，如衰减单元1～4分别表示衰减量为1db、2db、4db、8db，则整个dsa共有0～15db共16个衰减状态。
4.由上述分析可以看出，每个衰减单元两种状态的等效电路是不一样的，而由于nmos晶体管存在寄生电容，两种状态下的信号输出就会产生一个相位偏差，即dsa的附加相移；传统结构为了解决附加相移的问题，在每个电阻衰减网络的并联支路都加了一个与电阻并联的尾电容；但是，当衰减精度要求较高时，最小衰减位需要用到较大值的电阻和电容，会占用比较大的面积，增加版图布局的复杂度，不利于集成；并且，尾电容在高频情况下会出现容值不精确，需要设计者自行设计，增大了设计的复杂度；同时，电阻和电容对工艺偏差容忍度较差，当dsa要求衰减量较大时，也需要使用更多的电阻和电容，进一步增大电路的工艺误差。


技术实现要素：

5.本发明的目的在于针对上述传统数控步进式衰减器(dsa)存在的诸多问题，提供一种全nmos晶体管的开关式低附加相移的数字步进式衰减器，该新型结构中避免了电阻和电容的使用，将桥t/t/π型衰减单元中的串联支路上的电阻采用压控nmos晶体管代替、并联支路的电阻和电容合二为一并使用压控nmos晶体管来代替，实现全nmos晶体管结构的高精
度、低附加相移的dsa设计，集成度高、芯片面积小、且对工艺偏差容忍度较高。
6.为实现上述目的，本发明采用的技术方案如下：
7.一种全nmos晶体管的开关式低附加相移的数字步进式衰减器，包括：通过电感匹配级联的n个衰减单元，其中，任一衰减单元为桥t型衰减单元、t型衰减单元或π型衰减单元；其特征在于，
8.所述桥t型衰减单元由压控nmos晶体管m0、nmos晶体管m1、nmos晶体管m2、压控nmos晶体管m3、压控nmos晶体管m4及压控nmos晶体管m5构成，其中，压控nmos晶体管m0、nmos晶体管m1与压控nmos晶体管m4的漏极相连，并连接衰减单元的输入端；压控nmos晶体管m0、nmos晶体管m1与压控nmos晶体管m5的源极相连，并连接衰减单元的输出端；压控nmos晶体管m4的源极与压控nmos晶体管m5的漏极相连、并连接nmos晶体管m2的漏极，nmos晶体管m2的源极与压控nmos晶体管m3的漏极相连，压控nmos晶体管m3的源极接地；压控nmos晶体管m0、压控nmos晶体管m3、压控nmos晶体管m4及压控nmos晶体管m5的栅极均接偏压v
a
，nmos晶体管m1的栅极接偏压v
c
，nmos晶体管m2的栅极接偏压压控nmos晶体管m4与压控nmos晶体管m5结构相同；
9.所述t型衰减单元由nmos晶体管m1、nmos晶体管m2、压控nmos晶体管m3、压控nmos晶体管m4及压控nmos晶体管m5构成，其中，nmos晶体管m1与压控nmos晶体管m4的漏极相连，并连接衰减单元的输入端；nmos晶体管m1与压控nmos晶体管m5的源极相连，并连接衰减单元的输出端；压控nmos晶体管m4的源极与压控nmos晶体管m5的漏极相连、并连接nmos晶体管m2的漏极，nmos晶体管m2的源极与压控nmos晶体管m3的漏极相连，压控nmos晶体管m3的源极接地；压控nmos晶体管m3、压控nmos晶体管m4及压控nmos晶体管m5的栅极均接偏压v
a
，nmos晶体管m1的栅极接偏压v
c
，nmos晶体管m2的栅极接偏压压控nmos晶体管m4与压控nmos晶体管m5结构相同；
10.所述π型衰减单元由压控nmos晶体管m0、nmos晶体管m1、nmos晶体管m2、压控nmos晶体管m3、nmos晶体管m6及压控nmos晶体管m7构成，其中，压控nmos晶体管m0、nmos晶体管m1与nmos晶体管m2的漏极相连，并连接衰减单元的输入端；压控nmos晶体管m0、nmos晶体管m1的源极与nmos晶体管m6的漏极相连，并连接衰减单元的输出端；nmos晶体管m2的源极与压控nmos晶体管m3的漏极相连，压控nmos晶体管m3的源极接地；nmos晶体管m6的源极与压控nmos晶体管m7的漏极相连，压控nmos晶体管m7的源极接地；压控nmos晶体管m0、压控nmos晶体管m3及压控nmos晶体管m7的栅极均接偏压v
a
，nmos晶体管m1的栅极接偏压v
c
，nmos晶体管m2与nmos晶体管m6的栅极均接偏压压控nmos晶体管m3与压控nmos晶体管m7结构相同，nmos晶体管m2与nmos晶体管m6结构相同。
11.本发明的有益效果在于：
12.本发明提供一种全nmos晶体管的开关式低附加相移的数字步进式衰减器，在传统数控步进式衰减器(dsa)结构基础上，针对桥t/t/π型衰减单元中串联支路上的电阻、利用压控nmos晶体管的导通电阻代替，针对桥t/t/π型衰减单元中并联支路上的电阻与电容、利用压控nmos晶体管的导通电阻与固有源漏寄生电容代替代替，进而实现全nmos晶体管结构的桥t/t/π型衰减单元设计，有效避免了传统结构中电阻与电容引入的诸多问题，且大大的简化了电路结构、节省了芯片面积；同时，本发明中压控nmos晶体管对工艺偏差容忍度较
高，且能够通过尺寸(宽长比)及栅极电压实现高精度控制；综上，本发明实现了全nmos晶体管结构的高精度、低附加相移的dsa设计，具有电路结构简单、集成度高、芯片面积小、对工艺偏差容忍度较高等优点。
附图说明
13.图1为传统数控步进式衰减器(dsa)的结构示意图。
14.图2为现有桥t/t/π型衰减单元的结构示意图。
15.图3为本发明提出的全nmos晶体管的开关式低附加相移的数字步进式衰减器中桥t/t/π型衰减单元的结构示意图。
16.图4为本发明中压控nmos晶体管作为可控线性电阻的原理示意图。
17.图5为本发明中压控nmos晶体管的压控电阻线性曲线。
18.图6为本发明中源、漏极都接地的nmos晶体管的等效电路图。
19.图7为本发明中压控nmos晶体管的导通电阻和寄生电容(相同尺寸、不同栅压)的仿真结果图。
20.图8为本发明中压控nmos晶体管的导通电阻和寄生电容(相同栅压、不同宽长比)的仿真结果图。
具体实施方式
21.下面结合附图和实施例对本发明做进一步详细说明。
22.本实施例提供一种全nmos晶体管的开关式低附加相移的数字步进式衰减器，包括：通过电感匹配级联的n个衰减单元，其中，任一衰减单元为桥t型衰减单元、t型衰减单元或π型衰减单元；本实施例中，桥t/t/π型衰减单元在现有结构的基础上，采用压控nmos晶体管代替串联支路上的电阻，采用压控nmos晶体管同时替代并联支路的电阻和电容，实现全nmos晶体管结构，如图3所示；更为具体的讲：
23.所述桥t型衰减单元由压控nmos晶体管m0、nmos晶体管m1、nmos晶体管m2、压控nmos晶体管m3、压控nmos晶体管m4及压控nmos晶体管m5构成，其中，压控nmos晶体管m0、nmos晶体管m1与压控nmos晶体管m4的漏极相连，并连接衰减单元的输入端；压控nmos晶体管m0、nmos晶体管m1与压控nmos晶体管m5的源极相连，并连接衰减单元的输出端；压控nmos晶体管m4的源极与压控nmos晶体管m5的漏极相连、并连接nmos晶体管m2的漏极，nmos晶体管m2的源极与压控nmos晶体管m3的漏极相连，压控nmos晶体管m3的源极接地；压控nmos晶体管m0、压控nmos晶体管m3、压控nmos晶体管m4及压控nmos晶体管m5的栅极均接偏压v
a
，nmos晶体管m1的栅极接偏压v
c
，nmos晶体管m2的栅极接偏压压控nmos晶体管m4与压控nmos晶体管m5结构相同；
24.所述t型衰减单元由nmos晶体管m1、nmos晶体管m2、压控nmos晶体管m3、压控nmos晶体管m4及压控nmos晶体管m5构成，其中，nmos晶体管m1与压控nmos晶体管m4的漏极相连，并连接衰减单元的输入端；nmos晶体管m1与压控nmos晶体管m5的源极相连，并连接衰减单元的输出端；压控nmos晶体管m4的源极与压控nmos晶体管m5的漏极相连、并连接nmos晶体管m2的漏极，nmos晶体管m2的源极与压控nmos晶体管m3的漏极相连，压控nmos晶体管m3的源极接地；压控nmos晶体管m3、压控nmos晶体管m4及压控nmos晶体管m5的栅极均接偏压v
a
，nmos晶
体管m1的栅极接偏压v
c
，nmos晶体管m2的栅极接偏压压控nmos晶体管m4与压控nmos晶体管m5结构相同；
25.所述π型衰减单元由压控nmos晶体管m0、nmos晶体管m1、nmos晶体管m2、压控nmos晶体管m3、nmos晶体管m6及压控nmos晶体管m7构成，其中，压控nmos晶体管m0、nmos晶体管m1与nmos晶体管m2的漏极相连，并连接衰减单元的输入端；压控nmos晶体管m0、nmos晶体管m1的源极与nmos晶体管m6的漏极相连，并连接衰减单元的输出端；nmos晶体管m2的源极与压控nmos晶体管m3的漏极相连，压控nmos晶体管m3的源极接地；nmos晶体管m6的源极与压控nmos晶体管m7的漏极相连，压控nmos晶体管m7的源极接地；压控nmos晶体管m0、压控nmos晶体管m3及压控nmos晶体管m7的栅极均接偏压v
a
，nmos晶体管m1的栅极接偏压v
c
，nmos晶体管m2与nmos晶体管m6的栅极均接偏压压控nmos晶体管m3与压控nmos晶体管m7结构相同，nmos晶体管m2与nmos晶体管m6结构相同。
26.从工作原理上讲：
27.(1)采用压控nmos晶体管作为可控线性电阻
28.不论是传统结构dsa、还是本发明所提出的dsa，电路中所用到的nmos晶体管的源、漏极都没有直流偏压，即nmos晶体管的源、漏极直流默认为0(或者直流地)；在此情况下，nmos晶体管就可以作为一阻值由过驱动电压(v
gs
‑
v
th
)控制的电阻，且该电阻值与其尺寸大小有一定关系，如图4所示即为该结构的一个nmos简图；其中，图4中表示了三个端口：栅(g)、源(s)、漏(d)，该器件是对称的，因而源极和漏极可以互换；当v
ds
＜＜2(v
gs
‑
v
th
)则有：
[0029][0030]
i
d
是nmos晶体管的漏极电流，μ
n
是nmos的载流子迁移率，c
ox
是单位面积的栅氧化层电容，w/l是nmos晶体管的宽长比，v
gs
是栅源电压，v
ds
是漏源电压，v
th
是nmos晶体管的阈值电压；
[0031]
也就是说，漏极电流是v
ds
的线性函数，这一点在v
ds
较小的时候能够从图5所示的特性曲线中明显看出：如图5所示，每条抛物线可由一条直线来进近似，这种线性关系表明源漏之间的通道可以用一个线性电阻表示，该电阻等于：
[0032][0033]
由上式可知，当nmos晶体管尺寸一定时，表现为受栅极电压控制的可变电阻(只要v
ds
＜＜2(v
gs
‑
v
th
))；由于v
ds
＝0，因此只要v
gs
大于阈值电压，便能够满足条件；
[0034]
因此便可将dsa传统结构里的电阻器件均用压控nmos晶体管替代，相对于电阻器件，尤其是常用的poly电阻器件，nmos晶体管占用面积小，且对工艺偏差容忍度较高。
[0035]
(2)采用压控nmos晶体管固有的源、漏极寄生电容
[0036]
在传统的dsa结构中提到，由于每个衰减单元两种状态下的等效电路图不同，会导致dsa存在附加相移；为了解决附加相移，已存在的解决方案是如上所述在并联支路加一个与电阻串联的电容或者与电阻并联的电容，但这样会增加版图面积，且随着频率的增加，许多工艺里的电容模型已不准确，需要设计者自行设计电容，增加了仿真的复杂度；
[0037]
考虑到nmos晶体管工作于上述的工作状态时，其实不只是一个压控可变线性电阻，理论上还存在一个与之并联的源漏寄生电容，如图6所示；用此nmos管代替上述传统结构串联支路的电阻时，根据上述衰减单元工作原理可知，衰减单元工作时有两个工作状态，且信号在两个状态切换时均会流经串联支路上的电阻，因此nmos晶体管的寄生电容对于所要求的相对衰减量并无影响，故用nmos晶体管代替串联支路上的电阻对电路结果并无影响；同时，由于此寄生电容的存在，可将传统dsa电路中改善附加相移的电容删去，并将此寄生电容利用起来，即用一个压控nmos晶体管代替传统dsa电路中并联支路的电阻和电容，从而将传统的dsa电路全nmos化，减轻版图布局的复杂度，并节省芯片面积。
[0038]
(3)压控nmos晶体管的仿真验证
[0039]
由上述可知，压控nmos晶体管可视为可控电阻并且固有源漏寄生电容；如图7、图8所示为采用65nm cmos工艺分别对不同尺寸或不同栅压的nmos晶体管进行仿真的结果；由图7可见，在相同的尺寸下，可通过改变nmos晶体管的栅压改变电阻的及固有源漏寄生电容的值；由图8可见，在相同的控制电压情况下，可通过改变nmos晶体管的宽长比改变电阻及固有源漏寄生电容的值；由此可利用压控nmos晶体管的沟道调制电阻和固有源漏寄生电容代替传统结构中的电阻和电容，从而简化电路结构，节省芯片面积。
[0040]
以上所述，仅为本发明的具体实施方式，本说明书中所公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换；所公开的所有特征、或所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以任何方式组合。