运放电路及电子装置的制作方法

1.本技术涉及存储器技术领域，具体涉及一种运放电路及电子装置。


背景技术：

2.运放电路广泛应用于flash(闪存)中的模拟电路模块，主要用于产生例如存储器阵列、灵敏放大器所需的模拟电压，并且根据不同应用要求而提供的不同性能。对于部分负载变化范围大，且对运放精度要求高的应用场景，需要在运放电路内部设置补偿电容，并作为主极点。
3.如图1所示的一种运放电路100，其包括两级放大结构(即第一级放大器110和第二级放大器120)。当输出负载130(例如负载电流、负载电容)变化范围较大时，通常将补偿电容c1设于运放电路内部作为主极点，并使得输出极点b变为次主极点，从而减小因输出负载的变化而对运放电路的稳定性的影响。
4.但是由于补偿电容的容值较大，因此运放电路使能时其内部各节点从0v开始建立，若主极点(如图1所示的节点a)从0v充电至稳定工作点时，需要时间为dt＝cdu/i，这样会导致运放电路在该段时间内不具备调节能力，进而可能因运放电路的输出电压产生过冲而影响了建立速度。


技术实现要素：

5.本技术实施例提供一种运放电路及电子装置，其通过设计预充钳位电路，使得补偿电容的电压在运放使能之前预充至第二级放大电路的输入晶体管的开启电压，从而缩减了运放的建立时间，并且避免输出电压出现过冲的情况。
6.根据本技术的一方面，本技术实施例提供一种运放电路，其包括：第一级放大电路；第二级放大电路，所述第二级放大电路的输入端与所述第一级放大电路的输出端电性连接；补偿电容，所述补偿电容设置在所述第二级放大电路的输入端和输出端之间；以及预充模块，所述预充模块用于当所述第一级放大电路为非使能状态时，对所述补偿电容执行预充电操作，以将所述第一级放大电路的输出端的电压钳位至目标电压。
7.可选地，所述第一级放大电路为差分放大器。
8.可选地，所述目标电压为所述第二级放大电路的输入晶体管的开启电压。
9.可选地，所述预充模块包括：串联的第一晶体管和电流源，所述第一晶体管设置为二极管连接方式，所述电流源用于为所述补偿电容的预充电操作提供电流。
10.可选地，所述预充模块还包括设置在所述第一晶体管和所述电流源之间的第二晶体管和设置在所述第一晶体管和地之间的第三晶体管，所述第二晶体管的控制极接收充电反向使能信号，所述第三晶体管的控制极接收充电使能信号。
11.可选地，所述第一晶体管和所述第二级放大电路的输入晶体管的阈值电压相同。
12.可选地，当所述第一级放大电路为非使能状态时，所述充电反向使能信号使得所述第二晶体管导通，所述充电使能信号使得第三晶体管导通，当所述第一级放大电路为使
能状态时，所述充电反向使能信号使得所述第二晶体管关闭，所述充电使能信号使得第三晶体管关闭。
13.可选地，所述预充模块包括：第四晶体管、第五晶体管、电阻和第六晶体管；所述第四晶体管的第一极电性连接至电源端，所述第四晶体管的控制极与所述第四晶体管的第一极电性连接，所述第四晶体管的第二极与所述第五晶体管的第一极电性连接；所述第五晶体管的控制极分别与所述第五晶体管的第二极和所述电阻的第一端电性连接，所述第五晶体管的第二极与所述电阻的第一端电性连接；所述电阻的第二端与所述第六晶体管的第一极电性连接，所述第六晶体管的控制极接收充电使能信号，所述第六晶体管的第二极接地；所述第五晶体管的第二极和所述电阻的第一端的公共连接点与所述预充模块的输出端电性连接。
14.可选地，所述第二级放大电路为共源共栅型放大器、源随型放大器、共源放大器中的一种。
15.根据本技术的另一方面，本技术实施例提供一种电子装置，所述电子装置包括本技术实施例所述的运放电路。
16.可选的，所述电子装置为非易失性存储器。
17.本技术实施例提供的运放电路及电子装置通过新增预充钳位电路，使得补偿电容的电压在运放使能之前预充至第二级放大电路的输入晶体管的开启电压，从而加快运放的建立速度，以使运放电路的输出电压达到目标值，而且也避免了输出电压出现过冲的情况。
附图说明
18.下面结合附图，通过对本技术的具体实施方式详细描述，将使本技术的技术方案及其它有益效果显而易见。
19.图1为现有的一种运放电路的连接示意图。
20.图2为图1所示的运放电路的输出电压出现过冲现象的示意图。
21.图3为本技术一实施例所提供的一种运放电路的示意图。
22.图4为本技术所述运放电路的预充模块的一实施例的示意图。
23.图5为本技术所述运放电路的预充模块的另一实施例的示意图。
24.图6为本技术所述运放电路的预充模块的又一实施例的示意图。
25.图7为本技术所述运放电路的第二级放大电路的一实施例的示意图。
26.图8为本技术所述运放电路的第二级放大电路的另一实施例的示意图。
27.图9为本技术一实施例提供的电子装置的示意图。
具体实施方式
28.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
29.在本技术的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第
一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本技术的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
30.在本技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本技术中的具体含义。
31.下文的公开提供了许多不同的实施方式或例子用来实现本技术的不同结构。为了简化本技术的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本技术。此外，本技术可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。
32.图3为本技术一实施例所提供的一种运放电路的示意图。图4为本技术所述运放电路的预充模块的一实施例的示意图。图5为本技术所述运放电路的预充模块的另一实施例的示意图。图6为本技术所述运放电路的预充模块的又一实施例的示意图。图7为本技术所述运放电路的第二级放大电路的一实施例的示意图。图8为本技术所述运放电路的第二级放大电路的另一实施例的示意图。
33.参阅图3至图8，本技术实施例提供一种运放电路300，其包括：第一级放大电路310；第二级放大电路320，所述第二级放大电路320的输入端与所述第一级放大电路310的输出端电性连接；补偿电容c1，所述补偿电容c1设置在所述第二级放大电路320的输入端和输出端之间；以及预充模块340，所述预充模块340用于当所述第一级放大电路310为非使能状态时，对所述补偿电容c1执行预充电操作，以将所述第一级放大电路310的输出端的电压钳位至目标电压。
34.具体地，第一级放大电路310可以是差分放大器。第一级放大电路310具有第一输入端，第二输入端，以及输出端。第一输入端为正输入端，第二输入端为负输入端。第一输入端和第二输出端中的一个接收输入信号vin，另一个接收参考电压vref。通常，运放电路300还包括设置在输出端和输入端之间的反馈路径。第一级放大电路310由于差分放大器具有电路对称性的特点，因此能够起到稳定工作点的作用。此外，差分放大器还可以用于放大差模信号且抑制共模信号。
35.第二级放大电路320包括：输入端a，输出端b，pmos晶体管321和nmos晶体管322。pmos晶体管321的栅极连接输入端a，pmos晶体管321的源极连接电源电压。pmos晶体管321为输入管，并作为单管放大器使用。pmos晶体管321的漏极和nmos晶体管322的漏极都连接输出端b，nmos晶体管322的源极接地，nmos晶体管322的栅极接收偏置电压vbias。第二级放大电路320的输出端b也作为运放电路300的输出端。在图3所示的实施例中，在第二级放大电路320的输入端和输出端之间设有补偿电容c1。该补偿电容c1可以作为运放电路300内部的主极点，以减少因负载的变化而对运放电路的稳定性的影响。
36.由于补偿电容的电容值较大，若运放电路使能时主极点从0v充电至稳定工作点，需要时间较长，以至于运放电路在此时间段内不具备调节能力，进而可能因运放电路的输出电压产生过冲而影响了建立速度。为此，本技术在原有运放电路的基础上新增预充模块
340，以缩减运放的建立时间，且避免输出电压出现过冲的情况。
37.所述预充模块340用于当所述第一级放大电路310为非使能状态时，对所述补偿电容c1执行预充电操作，以钳位所述第一级放大电路310的输出端的电压至目标电压。第一级放大电路310的非使能状态是指没有输入信号vin，运放电路300不进行信号放大。在第一级放大电路310为非使能状态时，运放电路300不进行信号放大，运放电路300的输出端可等效为接地，因此补充电容c1的一端也等效为接地。在运放电路300接收输入信号vin前，预充模块340对补充电容c1充电，使得第二级放大电路320的输入端a的电压升高到目标电压，提高运放电路300的建立速度。
38.此外，可以根据不同的二级放大结构所需预充的补偿电容c1的电压而灵活调整预充模块340的预充时间tpre和预充电流ipre。
39.参阅图4所示，所述预充模块340包括：串联的第一晶体管p1和电流源is，所述第一晶体管p1设置为二极管连接方式，所述电流源is用于为所述补偿电容c1的预充电操作提供电流。
40.可选地，所述预充模块340还包括设置在所述第一晶体管p1和所述电流源is之间的第二晶体管p2和设置在所述第一晶体管p1和地之间的第三晶体管n3。所述第二晶体管p2的控制极接收充电使能信号clamp_enb，第三晶体管n3的控制极接收充电使能信号clamp_en。在本实施例中，第一晶体管p1、第二晶体管p2为pmos管，第三晶体管n3为nmos管，充电使能信号clamp_enb和充电使能信号clamp_en相位相反，使得第二晶体管p2和第三晶体管n3可以同时断开或同时导通。
41.当所述第一级放大电路310为非使能状态时，第二晶体管p2和第三晶体管n3导通，当所述第一级放大电路310为使能状态时，第二晶体管p2和第三晶体管n3断开。
42.预充模块340的电流源is用于提供电流，以对补偿电容c1充电。在充电过程中，如图3所示的节点a的电位逐渐升高。由于第一晶体管p1设置为二极管连接方式，因此，补偿电容c1的电压(即如图3所示的节点a的电位)升至(vdd-vt)后不再上升，其中，vt是pmos晶体管p1的阈值电压。换言之，第一级放大电路310的输出端的电压钳位于电源电压与第一晶体管p1阈值电压的电压差值。需说明的是，在本实施例中，所述第一晶体管p1和所述第二级放大电路320的输入晶体管(pmos晶体管321)的阈值电压相同，这样在运放电路300接收输入信号vin时，pmos晶体管321已经处于导通状态。
43.预充模块340通过控制预充时间和预充电流确保在第一级放大电路使能前，补偿电容c1的电压达到目标电压，即第二级放大电路320的输入晶体管的开启电压。
44.当第一级放大电路使能时，可以通过充电使能信号clamp_enb和充电使能信号clamp_en使第二晶体管p2及第三晶体管n3关断，这样可以避免引入低阻抗节点。
45.图5示出了预充模块340的另一实现方式。在该实施例中，该预充模块340包括第十四晶体管p14、电流源is、电阻r2和第一开关s1。第十四晶体管p14设置为二极管连接方式。第十四晶体管p14的第一极与电流源is的一端电性连接，第十四晶体管p14的第二极与第一开关s1的一端电性连接。电阻r2设置在第十四晶体管p14的第二极和地之间。电流源is的另一端连接至电源端vdd。第一开关s1的另一端连接至第二级放大电路320的输入端a，第一开关s1当接收到充电使能信号时导通，以使得电流源is给补偿电容c1充电。
46.预充模块340还可以设计成如图6所示。所述预充模块340包括：第四晶体管p4、第
五晶体管p5、电阻r1和第六晶体管n6。第四晶体管p4、第五晶体管p5、电阻r1和第六晶体管n6串联在电源端vdd和地之间。第四晶体管p4和第五晶体管p5例如为pmos，第四晶体管p4设置为反向的二极管连接，第五晶体管p5设置为正向的二极管连接。第六晶体管n6的控制极接收充电使能信号。所述第五晶体管p5和所述电阻r1的中间节点与节点a电性连接。
47.在图6所示的预充模块340中，利用第五晶体管p5形成的反向pn结的自身漏电流以对补偿电容c1充电以及钳位节点a的电压。此外，由于在本实施例中未使用电流源is，因此，能够减少电流源(直流)的功耗。
48.继续参阅图3，第二级放大电路320可以为共源共栅型放大器、源跟随型放大器、共源放大器中的一种。
49.如图7所示的第二级放大电路320为共源共栅型放大器。具体地，所述共源共栅型放大器可以包括：第七晶体管p7、第八晶体管p8、第九晶体管n9和第十晶体管n10；其中所述第七晶体管p7的第一极连接至电源端vdd，所述第七晶体管p7的控制极接收偏置电压vbias，所述第七晶体管p7的第二极与所述第八晶体管p8的第一极电性连接；所述第八晶体管p8的控制极连接至所述第二级放大电路320的输入端，所述第八晶体管p8的第二极与所述第九晶体管n9的第一极连接；所述第九晶体管n9的控制极接收第一偏置电压vbn1，所述第九晶体管n9的第二极与所述第十晶体管n10的第一极电性连接；所述第十晶体管n10的控制极接收第二偏置电压vbn2，所述第十晶体管n10的第二极接地。在本实施例中，第七晶体管p7和第八晶体管p8为pmos管，第九晶体管n9和第十晶体管n10为nmos管。通过采用共源共栅型放大器，可以增大运放增益。
50.此外，第二级放大电路320也可以为如图8所示的源跟随型放大器。当第二级放大电路320使用如图8所示的源跟随型放大器时，负输入端接收输入信号vin，正输入端接收参考电压vref。具体地，源跟随型放大器可以包括：第十一晶体管p11、第十二晶体管n12和第十三晶体管n13；其中所述第十一晶体管p11的第一极连接至电源端vdd，所述第十一晶体管p11的控制极接收基准电压vbias，所述第十一晶体管p11的第二极与所述第十二晶体管n12的第一极电性连接；所述第十二晶体管n12的控制极作为所述第二级放大电路320的输入端，所述第十二晶体管n12的第二极与所述第十三晶体管n13的第一极电性连接；所述第十三晶体管n13的控制极接收第三偏置电压vbn3，所述第十三晶体管n13的第二极接地。在本实施例中，第十一晶体管p11为pmos管，第十二晶体管n12和第十三晶体管n13为nmos管。通过采用源跟随型放大器，可以减小输出阻抗。
51.因此，通过两级放大结构(第一级放大电路310和第二级放大电路320)可以实现高增益和大输出信号范围的效果。
52.此外，需说明的是，上文所述的目标电压为所述第二级放大电路320的输入晶体管(图中未示)的开启电压。在如图7所示的实施例中，输入晶体管为第八晶体管p8。在如图8所示的实施例中，输入晶体管为第十二晶体管n12。
53.参阅图9，图9为本技术一实施例中的一种电子装置的架构示意图。电子装置800可以包括一运放电路300，其中该运放电路300的具体设计如上文所述，在此不再赘述。该电子装置中的运放电路300的输出电压能够平稳达到目标值，且未产生过冲现象，此外。该运放电路300具有建立速度快的特点。
54.在一些实施例中，所述电子装置800包括存储器。具体地，存储器可以是动态随机
存取存储器，也可以是非易失性存储器。非易失性存储器是指断电后仍能保持数据，即断电之后所存储的数据不会丢失的一种存储器，例如，闪存(flash)，相变随机存取存储器(pram)芯片、磁性随机存取存储器(mram)芯片或电阻随机存取存储器(rram)。
55.在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
56.以上对本技术实施例所提供的一种运放电路及电子装置进行了详细介绍，本文中应用了具体个例对本技术的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本技术的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本技术各实施例的技术方案的范围。