用于高速信号切换的升压开关驱动器的制作方法

用于高速信号切换的升压开关驱动器
1.相关申请的交叉引用
2.本技术涉及于2020年8月14日提交的题为“用于高速信号切换的升压开关驱动器(boosted switch drivers for high-speed signal switching)”的美国专利申请第63/065,590号，其公开内容通过引用整体并入本文。
技术领域
3.本公开总体涉及电子装置和系统，并且更具体地涉及开关驱动器。


背景技术：

4.在电子仪器和信号处理中，开关驱动器是一种控制开关的装置。举例来说，采样及保持模/数转换器(adc)包含多个开关和配置为控制不同开关的多个开关驱动器。当驱动器的输出电压摆动可超过给定电路中的核心供电轨时，开关驱动器可被描述为“升压的”。举例来说，升压开关驱动器可用于射频(rf)采样adc中以控制具有高栅极电压的开关，同时能够处理大的信号摆动。
5.升压开关驱动器的成本、质量以及稳健性可能会受各种因素的影响。物理限制(诸如空间/表面积)可对升压开关驱动器要求或规格造成进一步限制，因此在针对给定应用设计最佳升压开关驱动器时必须运用折中方案和独创性。设计用于高速信号切换(例如，用于rf adc)的升压开关驱动器尤其具有挑战性。


技术实现要素：

6.根据本公开的一个方面，提供了一种电子组件，其包括：一或多个开关；和开关驱动器电路，用以驱动所述一或多个开关，所述开关驱动器电路包括：输入，用以接收输入时钟信号；输出，用以提供输出时钟信号；第一晶体管和第二晶体管，各自包含第一端子和第二端子；第三晶体管，耦合到共源共栅布置中的所述第一晶体管；以及电平移位器电路，用以电平移位所述输入时钟信号以产生经电平移位输入时钟信号，其中：所述第一晶体管的所述第一端子用以接收指示所述输入时钟信号的信号，所述第二晶体管的所述第一端子用以接收指示所述经电平移位输入时钟信号的信号，所述第一晶体管的所述第二端子耦合到所述第三晶体管的第三端子，且所述第三晶体管的第二端子耦合到所述输出，并且所述第二晶体管的所述第二端子耦合到所述输出。
7.根据本公开的另一个方面，提供了一种电子组件，其包括：一或多个开关；和开关驱动器电路，用以驱动所述一或多个开关，所述开关驱动器电路包括：输入，用以接收输入时钟信号；输出，用以提供输出时钟信号；第一晶体管和第二晶体管，各自包含第一端子和第二端子；第一电平移位器电路，用以电平移位所述输入时钟信号以产生经电平移位输入时钟信号；以及第二电平移位器电路；其中：所述第一晶体管的所述第一端子用以接收指示所述输入时钟信号的信号，所述第二晶体管的所述第一端子用以接收指示所述经电平移位输入时钟信号的信号，所述第二晶体管的所述第二端子耦合到所述第二电平移位器电路，
所述第一晶体管的所述第二端子和所述第二晶体管的所述第二端子中的每一者耦合到所述输出，所述第一电平移位器电路用以控制所述经电平移位输入时钟信号的高电压值，并且所述第二电平移位器电路用以控制所述输出时钟信号的高电压电平。
8.根据本公开的又一个方面，提供了一种开关驱动器电路，其包括：输入，用以接收输入时钟信号；输出，用以提供输出时钟信号；第一晶体管和第二晶体管，各自包含第一端子和第二端子；第一电平移位器电路，用以电平移位所述输入时钟信号以产生经电平移位输入时钟信号；以及第二电平移位器电路；其中：所述第一晶体管的所述第一端子用以接收指示所述输入时钟信号的信号，所述第二晶体管的所述第一端子用以接收指示所述经电平移位输入时钟信号的信号，所述第二晶体管的所述第二端子耦合到所述第二电平移位器电路，并且所述第一晶体管的所述第二端子和所述第二晶体管的所述第二端子中的每一者耦合到所述输出。
附图说明
9.为了提供对本公开及其特征和优点的更完整理解，参考结合附图做出的以下说明，其中相似参考编号表示相似部件，在附图中：
10.图1提供根据本公开的一些实施例的其中可使用在p型晶体管的分支中具有电平移位的升压开关驱动器的示例电路的电路图；
11.图2提供根据本公开的一些实施例具有升压开关驱动器的示例电路的电路图，所述升压开关驱动器在p型晶体管的分支中具有电平移位；
12.图3提供根据本公开的一些实施例的示例电平移位器电路的电路图，所述示例电平移位器电路配置为在控制最大/高信号电平的情形下执行电平移位；
13.图4提供根据本公开的一些实施例具有升压开关驱动器的示例电路的电路图，所述升压开关驱动器在p型晶体管的分支中具有使用图3的电平移位器电路实施的电平移位；
14.图5提供根据本公开的一些实施例具有升压开关驱动器并具有额外晶体管的示例电路的电路图，所述升压开关驱动器在p型晶体管的分支中具有电平移位，所述额外晶体管作为共源共栅晶体管提供到n型晶体管；
15.图6提供根据本公开的一些实施例具有升压开关驱动器并具有额外电平移位器的示例电路的电路图，所述升压开关驱动器在p型晶体管的分支中具有电平移位，所述额外电平移位器配置为控制最小/低信号电平；
16.图7提供根据本公开的一些实施例的其中可使用在n型晶体管的分支中具有电平移位的升压开关驱动器的示例电路的电路图；
17.图8提供根据本公开的一些实施例具有升压开关驱动器的示例电路的电路图，所述升压开关驱动器在n型晶体管的分支中具有电平移位；
18.图9提供根据本公开的一些实施例的示例电平移位器电路的电路图，所述示例电平移位器电路配置为在控制最小/低信号电平的情形下执行电平移位；
19.图10提供根据本公开的一些实施例具有升压开关驱动器的示例电路的电路图，所述升压开关驱动器具有在n型晶体管的分支中使用图9的电平移位器电路实施的电平移位；
20.图11提供根据本公开的一些实施例具有升压开关驱动器并具有额外晶体管的示例电路的电路图，所述升压开关驱动器在n型晶体管的分支中具有电平移位，所述额外晶体
管作为共源共栅晶体管提供到p型晶体管；
21.图12提供根据本公开的一些实施例具有升压开关驱动器并具有额外电平移位器的示例电路的电路图，所述升压开关驱动器在n型晶体管的分支中具有电平移位，所述额外电平移位器配置为控制最小/低电平；
22.图13提供根据本公开的一些实施例的其中可实施一或多个升压开关驱动器的示例组件的示意性示出；
23.图14是根据本公开的一些实施例的可包含一或多个升压开关驱动器的示例系统的框图；
24.图15是根据本公开的一些实施例的可包含一或多个升压开关驱动器的示例rf装置的框图；及
25.图16提供示出根据本公开的一些实施例的示例数据处理系统的框图，所述示例数据处理系统可配置为控制一或多个升压开关驱动器的操作。
具体实施方式
26.概述
27.本公开的系统、方法以及装置各自具有数个创新方面，其中任何单一方面不对本文中所揭示的所有所期望属性负责。本公开中所描述的主题的一或多个实施方案的细节陈述于以下说明和附图中。
28.本公开的实施例涉及开关驱动器电路，以及其中可实施此类电路的装置和系统。在本公开的一个方面中，示例开关驱动器电路包含两个分支。第一分支包含第一晶体管(例如，本公开附图中所展示的晶体管m5)。第二分支包含第二晶体管(例如，本公开附图中所展示的晶体管m6)和电平移位器电路。这些晶体管中的一者为n型晶体管并且另一者为p型晶体管。电路配置为在第一分支与第二分支之间分割输入时钟信号，使得分割到第一分支的输入时钟信号的一部分被提供到第一晶体管，并且分割到第二分支的输入时钟信号的一部分由电平移位器电路电平移位以产生经电平移位输入时钟信号，并且经电平移位输入时钟信号被提供到第二晶体管。在其中输入时钟信号具有低电压值和高电压值的上下文中，对输入时钟信号进行电平移位包含电平移位器电路改变输入信号的低电压值和高电压值中的每一者以产生经电平移位输入信号。开关驱动器电路进一步配置为组合第一晶体管的输出与第二晶体管的输出以产生输出时钟信号。此电路的各种实施例在下文中描述为“升压开关驱动器电路”(或简单地描述为“升压开关驱动器”)，因为其可允许提供超过核心供电轨的输出电压摆动。本文中所描述的升压开关驱动器可在高速信号处理需要额外摆动的情况下有利地允许提供极其快速升压沿，这可有助于最大化时钟速度和动态范围两者。本公开的其他方面提供可包含如本文中所描述的一或多个升压开关驱动器的系统(例如rf收发器)以及用于提供此类升压开关驱动器的方法。
29.本文中所描述的升压开关驱动器的精确设计可以许多不同方式实现，所有方式均在本公开的范围内。
30.在根据本公开的各种实施例的设计变体的一个示例中，可针对根据本文中所描述的实施例中的任一者的升压开关驱动器的晶体管中的每一者单独做出选择以采用双极晶体管(例如，在各种晶体管可为npn或pnp晶体管的情况下)、场效应晶体管(fet)，例如，金属
氧化物半导体(mos)技术晶体管(例如，在各种晶体管可为n型mos(nmos)或p型mos(pmos)晶体管的情况下)，或一或多个fet与一或多个双极晶体管的组合，只要升压开关驱动器电路的第一分支和第二分支的晶体管中的一者为n型晶体管(例如，如果晶体管为双极晶体管，那么晶体管中的一者为npn晶体管，或者如果晶体管为fet，那么晶体管中的一者为nmos晶体管)，并且另一者为p型晶体管(例如，如果晶体管为双极晶体管，那么另一者为pnp晶体管，或者如果晶体管为fet，那么另一者为pmos晶体管)即可。在本公开附图中，晶体管被示出为fet，且因此说明将其端子称为栅极端子、漏极端子以及源极端子。然而，在本公开的进一步的实施例中，附图中示出的fet中的任一者均可使用对应双极晶体管来代替。因此，下文参考“栅极端子”提供的说明可被视为指代“第一端子”，其中，如果晶体管为fet，那么术语晶体管的“第一端子”用于指代栅极端子，或者如果晶体管为双极晶体管，则用于指代基极端子。类似地，下文参考“漏极端子”提供的说明可被视为指代“第二端子”，其中，如果晶体管为fet，那么术语晶体管的“第二端子”用于指代漏极端子，或者如果晶体管为双极晶体管，则用于指代集电极端子，并且下文参考“源极端子”提供的说明可被视为指代“第三端子”，其中，如果晶体管为fet，那么术语晶体管的“第三端子”用于指代源极端子，或者如果晶体管为双极晶体管，则用于指代发射极端子。这些术语均保持不变，无论给定技术的晶体管为n型晶体管还是p型晶体管。
31.在另一示例中，在各种实施例中，可针对如本文中所描述的升压开关驱动器中的任一者的晶体管中的每一者单独做出关于采用何种类型的晶体管架构的选择。举例来说，被实施为fet的如本文中所描述的升压开关驱动器的晶体管中的任一者可为平面型晶体管或可为非平面型晶体管(后者的一些示例包含finfet、纳米线晶体管以及纳米带晶体管)。
32.如所属领域的技术人员将了解，本公开的方面，特别地，如本文中所提出的升压开关驱动器的方面可以各种方式体现，例如，作为方法、系统、计算机程序产品或计算机可读存储介质。因此，本公开的方面可采取完全硬件实施例、完全软件实施例(包含固件、驻留软件、微代码等)，或组合软件方面与硬件方面的实施例的形式，所有这些在本文中可通常称为“电路”、“模块”或“系统”。本公开中所描述的功能可实施为由一或多个计算机的一或多个硬件处理单元(例如一或多个微处理器)执行的算法。在各种实施例中，本文中所描述的方法中的每一者的不同步骤和步骤的部分可由不同处理单元执行。此外，本公开的方面可采取体现在一或多个计算机可读介质中的计算机程序产品的形式，所述一或多个计算机可读介质优选地为非暂时性的，其上体现(例如存储)有计算机可读程序代码。在各种实施例中，此计算机程序可例如下载(更新)到现有装置和系统(例如现有rf adc、收发器和/或其控制器等)，或者在制造这些装置和系统时存储。
33.以下详细说明呈现特定某些实施例的各种说明。然而，本文中所描述的创新可以例如如由选择示例所定义及涵盖的众多不同方式来体现。
34.在以下说明中，参考了附图，其中相似参考编号可指示相同或功能上类似元件。将理解，附图中所示出的元件未必按比例绘制。而且，一些实施例可并入有来自两个或更多个附图的特征的任何适合组合。此外，将理解，某些实施例可包含比附图中所示出的元件和/或附图中所示出的元件的子集更多的元件。一般来说，虽然本文中所提供的一些附图示出升压开关驱动器的各个方面，以及其中可实施此类电路的系统，但这些系统的细节在不同实施例中可不同。举例来说，本文中所呈现的升压开关驱动器的各种组件可具有包含于其
中或耦合到其的附图中并未特定展示的其他组件，诸如逻辑、存储、无源元件(例如，电阻器、电容器、电感器等)或其他元件(例如，晶体管等)。在另一示例中，在一些附图中展示的细节，诸如本文中所呈现的升压开关驱动器的各种组件的特定布置和示例实施方案细节(例如，电平移位器电路的细节)和/或耦合连接的特定布置在不同实施例中可不同，其中本公开附图的示出仅提供这些组件可如何在一起使用以实现升压开关驱动器的一些示例。在又一示例中，尽管本公开附图中所展示的一些实施例示出特定数目的组件(例如，升压开关驱动器中特定数目的电平移位器电路)，但应理解，根据本文中所提供的说明，这些实施例可在升压开关驱动器中或具有任何数目的这些组件的任何其他装置或系统中实施。此外，尽管在附图中可将某些元件，诸如本文中所呈现的升压开关驱动器的各种元件描绘为使用单个所描绘的线通讯耦合，但在一些实施例中，这些元件中的任何元件均可通过诸如可存在于总线中或当涉及差分信号时的那些导电线的多个导电线耦合。
35.说明可使用短语“在一个实施例中”或“在实施例中”，所述短语可各自指代相同或不同实施例中的一或多者。除非另有规定，使用序数形容词“第一”、“第二”以及“第三”等来描述一个共同对象仅指示所指的是相似对象的不同示例，且并不打算暗指如此描述的对象必须在时间上、空间上、等级上或以任何其他方式处于给定序列中。此外，出于本公开的目的，短语“a和/或b”或符号“a/b”意指(a)、(b)或(a和b)，而短语“a、b和/或c”意指(a)、(b)、(c)、(a和b)、(a和c)、(b和c)或(a、b和c)。如本文中所使用，符号“a/b/c”意指(a、b和/或c)。当参考测量范围使用时，术语“在
……
之间”包含测量范围的末端。
36.说明性实施例的各个方面使用由所属领域的技术人员通常采用的术语来描述以将其工作的实质传达给所属领域的其他技术人员。举例来说，术语“经连接”意指被连接的事物之间的直接电连接，而不具有任何中间装置/组件，而术语“经耦合”意指被连接的事物之间的直接电连接，或者通过一或多个无源或有源中间装置/组件的间接电连接。在另一示例中，术语“电路”或“电路系统”(可互换地使用)指代经布置以彼此协作以提供所期望功能的一或多个无源和/或有源组件。有时，在本说明中，可省略术语“电路”(例如，升压开关驱动器电路可简称为“升压开关驱动器”；电平移位器电路可简称为“电平移位器”等)。如果使用，那么基于如本文中所描述或如本技术领域中已知的特定值的上下文，术语“基本上”、“大致上”、“约”等可通常用于指在目标值的+/-20％之内，例如，在目标值的+/-10％内。
37.具有两个分支并且一个分支中具有电平移位的升压开关驱动器电路
38.本文中所提出的升压开关驱动器的所有实施例均基于在两个分支之间分割到升压开关驱动器电路的输入信号并接着组合两个分支的输出以产生来自升压开关驱动器电路的输出信号。此外，所有实施例在分支中的至少一者中包含电平移位器电路，所述电平移位器电路允许来自升压开关驱动器电路的输出信号具有比输入信号更大的信号摆动，并且仔细控制输出信号的最大/高信号电平、最小/低信号电平或两者。分支中的一者包含p型晶体管并且另一分支包含n型晶体管。当分支中的仅一者包含电平移位器电路时，本文中所提出的升压开关驱动器的实施例可大体上划分成以下两组实施例：一组实施例在p型晶体管(如图1到6中所示出)的一侧上(即，在包含p型晶体管的分支中)具有电平移位，并且一组实施例在n型晶体管(如图7到12中所示出)的一侧上(即，在包含n型晶体管的分支中)具有电平移位。然而，进一步的实施例也是可能的并且在本公开的范围内，其中对p型晶体管的一侧和n型晶体管的一侧两者执行电平移位。此类实施例可被视为如参考图1到6所描述的电
平移位与如参考图7到12所描述的电平移位的组合，所有这些组合均在本公开的范围内。
39.在p型晶体管的分支中具有电平移位的示例升压开关驱动器电路
40.图1提供根据本公开的一些实施例的其中可使用在p型晶体管的分支中具有电平移位的升压开关驱动器的示例电路100的电路图。如图1中所展示，电路100可包含耦合到开关106的一系列第一反相器102和第二反相器104。第一反相器102可为配置为驱动第二反相器104的快速反相器(例如，具有一个pmos和一个nmos晶体管的基本双晶体管反相器，使用具有核心供电电压的核心mos晶体管)，所述第二反相器可包含本文中所描述的具有在p型晶体管的分支中执行的电平移位的升压开关驱动器中的任一者。第一反相器102可配置为接收具有一系列电压值的数字信号(例如时钟信号)，并将该信号的经反转版本提供到第二反相器104。举例来说，提供到第一反相器102的数字信号可为在低电压值(例如，0伏特(v))与高电压值(例如1v))之间的一系列电压值，所述数字信号的示例在图1中展示为信号112(在标注为“112”的虚线框内示意性地示出)。第一反相器102的对应于此输入的输出在图1中展示为信号114(在标注为“114”的虚线框内示意性地示出)。因此，第一反相器102的输出摆动为1v。第二反相器104可为供电提升的(即，配置为提升/增加输出摆动)的升压开关驱动器。这在图1中以第二反相器104接收具有1v的输出摆动的信号(即，小图114)并输出所述信号的经反转和经提升版本，在图1中展示为仍具有0v的低电压值，但现在具有1.4v的高电压值的信号116(在标注为“116”的虚线框内示意性地示出)。第二反相器104的输出可接着用于驱动开关106，在一些实施例中，所述开关可实施为图1中所展示的晶体管。
41.在各种实施例中，反相器104可包含本文中所呈现的在p型晶体管的分支中具有电平移位的升压开关驱动器电路中的任一者。在各种实施例中，信号112、114、116可不同，例如，信号可具有不同高值和低值。类似地，耦合到反相器102和反相器104中的每一者的低供电电压和高供电电压在其中本文中所呈现的在p型晶体管的分支中具有电平移位的升压开关驱动器电路中的任一者用于实施反相器104的不同实施例中可不同。此外，在进一步的实施例中，包含本文中所呈现的在p型晶体管的分支中具有电平移位的升压开关驱动器电路中的任一者的反相器104可包含在除了电路100之外的电路中，并且特别地，可不必与反相器102一起实施，如图1中所展示。
42.图2提供根据本公开的一些实施例具有升压开关驱动器的示例电路200的电路图，所述升压开关驱动器在p型晶体管的一侧上具有电平移位。电路200可被视为电路100的示例，其中用于图1的电路100的参考编号用于指代与针对图2的电路200展示的那些元件相同或功能上类似元件，使得关于一个图提供的这些元件的说明不再针对另一个图进行重复，并且仅描述不同之处(对于本公开的其他图也同样如此)。
43.如图2中所展示，在一些实施例中，第一反相器102可实施为一对互补晶体管m3、m4(即，晶体管中的一者为n型并且另一者为p型)。举例来说，晶体管m3的栅极端子可耦合到晶体管m4的栅极端子，并且两者均可耦合到输入时钟信号112，晶体管m3的漏极端子可耦合到晶体管m4的漏极端子，并且两者均可耦合到输出114，并且晶体管m3和m4的源极端子可耦合到用于第一反相器102的低供电电压和高供电电压。举例来说，晶体管m3可为使其源极端子耦合到低供电电压(例如0v)的n型晶体管(例如nmos晶体管，如在图2中以用于晶体管m3的对应电路图表示所示出)，并且晶体管m4可为使其源极端子耦合到高供电电压(例如1v)的p型晶体管(例如pmos晶体管，如在图2中以用于晶体管m4的对应电路图表示所示出)。如上文
所描述，第一反相器102的输出时钟信号114可用作到第二反相器104的输入时钟信号的基础。
44.图2进一步示出升压开关驱动器电路204，所述升压开关驱动器电路可例如为上文所描述的第二反相器104的示例。如图2中所展示，电路204可包含输入222、输出224以及输入222与输出224之间的两个分支226。第一分支，在图2中以点划线226-1示意性地指示，可包含晶体管m5。第二分支，在图2中以虚线226-2示意性地指示，可包含晶体管m6和电平移位器电路230。晶体管m5和m6中的一者可为n型晶体管并且另一者可为p型晶体管。由于图2示出具有在p型晶体管的一侧上完成的电平移位的实施例，因此晶体管m6为使其源极端子耦合到高供电电压(例如1.4v)的p型晶体管(例如，pmos晶体管，如在图2中以用于晶体管m6的对应电路图表示所示出)，而晶体管m5为n型晶体管(例如，nmos晶体管，如在图2中以用于晶体管m5的对应电路图表示所示出)。电路204可配置为在第一分支226-1与第二分支226-2之间分割输入时钟信号(例如信号114)，使得分割到第一分支226-1的输入时钟信号114的一部分被提供到分支的晶体管m5，并且分割到第二分支226-2的输入时钟信号的一部分由电平移位器电路230电平移位以产生经电平移位信号214-2，并且经电平移位信号214-2被提供到晶体管m6。图2示出被提供到晶体管m5(即，晶体管m5的栅极端子)的信号214-1，和被提供到晶体管m6(即，晶体管m6的栅极端子)的信号214-2。信号214-1与信号114在其电压摆动(例如，从约0到约1v，如针对图2的示例所展示)方面可基本上相同，而与信号114相比，信号214-2可为具有从约0.5v到约1.4v的电压摆动的经电平移位信号。电路204进一步配置为组合晶体管m5的输出(例如，来自晶体管m5的漏极端子的输出)与晶体管m6的输出(例如，来自晶体管m6的漏极端子的输出)以产生输出时钟信号116。因此，晶体管m5和m6中的每一者的栅极端子均可耦合到输入222，除了晶体管m6的栅极端子经由配置为在将信号提供到晶体管m6之前执行电平移位的电平移位器电路230耦合到输入222之外。类似地，晶体管m5和m6中的每一者的漏极端子均可耦合到输出224，所述输出可耦合到待由开关驱动器电路204驱动的开关106。
45.在一些实施例中，电平移位器电路230可包含电压控制器电路232，所述电压控制器电路可配置为接收参考信号234作为输入并产生输出236，如图2中所展示。此外，电平移位器电路230可进一步包含耦合到电压控制器电路232的耦合电容器238。举例来说，耦合电容器238的第一电容器电极可耦合到输入222，而耦合电容器238的第二电容器电极可耦合到电压控制器电路232和晶体管m6的栅极端子中的每一者。换句话说，分割到电路204的第二分支226-2的输入时钟信号114的一部分可配置为施加到耦合电容器238的第一电容器电极，而耦合电容器238的第二电容器电极可耦合到电压控制器电路232的输出236和晶体管m6的栅极端子中的每一者。到电压控制器电路232的输入234可为参考电压或配置为控制由电压控制器电路232设定的最大电压电平的任何其他控制信号。来自电压控制器电路232的输出236可形成待提供到晶体管m6的栅极端子的经电平移位输入时钟信号214-2的基础。
46.当晶体管m6为p型晶体管时(如图2的实施例中所展示)，电压控制器电路232可配置为控制提供到晶体管m6的经电平移位输入时钟信号214-2中，并且因此输出信号116中的最大电压值。为此，到nmos晶体管m5的输入可直接来自1v域反相器输出114(摆动0v到1v)，作为如图2中所展示的输入214-1，而到pmos晶体管m6的输入可经由耦合电容器238与电压控制器电路232电平移位以提供例如1.4v的最大开关电压，以及理想地1.4v
–
1v＝0.4v的最
小开关电压。由于电容器电荷再分配，在电平移位器电路230的输出nout处的电容器耦合信号摆动可通过有关于耦合电容器228的大小与pmos晶体管m6的栅极上的电容的大小加上布线寄生电容的比率衰减。于是，在电平移位器电路230的输出nout处的信号可从1.4v摆动到1.4v
–
0.9v＝0.5v(而不是理想的0.4v，这将导致从电平移位器电路230的输入nin到电平移位器电路230的输出保持1v摆动)，如以在图2中示出的信号214-2所展示。如图2中所展示的电压控制器电路232或电平移位器电路230可称为“最大电平控制器”，因为所述电压控制器电路或电平移位器电路配置为设定经电平移位输入时钟信号214-2的最大电压值。经电平移位输入时钟信号214-2的最小电压值可接着基于耦合电容器238的电容与用于电压控制器电路232的负载的电容之间的比率来自动调整。
47.在耦合到升压开关驱动器电路的p型晶体管的电平移位器电路(例如，如图2中所展示)的一些实施例中，耦合到p型晶体管(即，在此情形中为晶体管m6)的源极端子的高供电电压可与由电压控制器电路232控制的最大电压值基本上相同(例如，两者均可为1.4v)，尽管在其他实施例中，这些电压可不同。一般来说，耦合到还包含最大电平控制器的分支的p型晶体管(即在此情形中为晶体管m6)的源极端子的供电电压的值可对应于(例如，基本上等于)经电平移位输入时钟信号214-2中的高电压。在电路204的一些实施例中，耦合到不包含电平移位器电路的分支的n型晶体管(即在此情形中为晶体管m5)的源极端子的低供电电压可与输出信号116中的最小电压值基本上相同(例如，两者均可为0v)，尽管在其他实施例中，这些电压可不同(例如，在包含第二电平移位器电路的情形中，如图6中所展示)。
48.在各种实施例中，电平移位器电路230可以允许仔细控制待提供到p型晶体管m6的经电平移位输入时钟信号214-2的最大值的任何方式实施。一个示例展示于图3中，然而，在电路204的其他实施例中，电平移位器电路230可以不同方式实施。图3提供根据本公开的一些实施例的示例电平移位器电路300的电路图，所述示例电平移位器电路可与升压开关驱动器一起使用或在升压开关驱动器中使用，例如，作为升压开关驱动器204的电平移位器电路230，以在控制最大/高信号电平的情形下执行电平移位。
49.如图3中所展示，电平移位器电路300可包含一对交叉耦合的晶体管m1和m2。晶体管m1和m2为交叉耦合的，因为晶体管m1的栅极端子耦合到晶体管m2的漏极端子并且晶体管m2的栅极端子耦合到晶体管m1的漏极端子。晶体管m1和m2中的每一者的源极端子耦合到参考电压234，所述参考电压被提供到电平移位器电路300以控制由电平移位器电路300设定的最大电压电平。当电平移位器电路300为最大电平控制器时(图3中所展示的实施例)，晶体管m1和m2可为p型晶体管，例如，如在图3和最大电平控制器的后续附图中所示出的pmos晶体管。此外，当电平移位器电路300为最大电平控制器时，参考电压234的值可配置为对应于由电路输出的经电平移位输入时钟信号214-2中的高电压。在一些实施例中，参考电压234可与晶体管m6的源极端子所耦合到的供电电压基本上相同(例如，对于图2和图3中所展示的示例，两者均可为约1.4v)，并且可来自同一电压源。
50.如图3中进一步所展示，电平移位器电路300还可包含一对电容器c1和c2，以及例如通过使反相器inv的输入耦合到电容器c1的第一电容器电极并且使反相器inv的输出耦合到电容器c2的第一电容器电极而耦合在电容器之间的反相器inv。电容器c1的第二电容器电极可耦合到晶体管m1的漏极端子，而电容器c2的第二电容器电极可耦合到晶体管m2的漏极端子。到电平移位器电路300的输入可施加/提供到节点nin，所述节点耦合到电容器c1
的第一电容器电极和反相器inv的输入，如图3中所展示，并且可为输入信号114。电平移位器电路300可从输出节点nout产生输出信号，所述输出节点耦合到电容器c1的第二电容器电极、晶体管m1的漏极端子以及晶体管m2的栅极端子中的一或多者。来自输出节点nout的输出信号可为如上文所描述的经电平移位输入时钟信号214-2，并且可驱动耦合到输出节点nout的负载(在图3中以电容器c
load
表示)。
51.由于电平移位器电路300为最大电平控制器，因此施加到晶体管m1和m2的源极端子的参考电压234可准确地控制信号214-2的输出电压的最大/高电平(例如，确保电平为约1.4v)。信号214-2的输出电压的最小/低电平可接着基于电容器c1与负载电容c
load
之间的电容器电荷再分配来建立，所述电容器电荷再分配基于这些电容的比率。因此，输出信号214-2的电压摆动可基于提供到电平移位器电路300的参考电压234的值并且基于电容器c1与负载电容c
load
之间的电容器电荷再分配。
52.图4提供根据本公开的一些实施例具有升压开关驱动器的示例电路400的电路图，所述升压开关驱动器具有在晶体管m6的一侧上使用图3的电平移位器电路300实施的电平移位。电路400可被视为电路200的示例，其中电平移位器电路230实施为电平移位器电路300，并且因此(在图4的示意性示出中)由电平移位器电路300代替。在图4中，用于图1到3的电路的参考编号用于指代与图1到3中所展示的元件相同或功能上类似元件，使得那些元件的说明不再针对图4进行重复。此外，图3中所展示和上文所描述的电平移位器电路300的各种组件，诸如晶体管m1和m2、电容器c1和c2以及反相器inv，也展示于图4中，以明确表示对于此实施例电平移位器电路300如何代替图2中所展示的电平移位器电路230。应注意，在图4的实施例中，电平移位器电路230的耦合电容器238通过电平移位器电路300的电容器c1来实现。在电路400的上下文中，也在图4中展示电平移位器电路300的输入节点nin和输出节点nout。
53.图5提供根据本公开的一些实施例具有升压开关驱动器并具有额外晶体管的示例电路500的电路图，所述升压开关驱动器在p型晶体管(即，对于所展示示例为晶体管m6)的分支中具有电平移位，所述额外晶体管作为共源共栅晶体管提供到另一分支的n型晶体管(即，对于所展示示例为晶体管m5)。电路500可被视为电路400的进一步的实施例，其中，类似于电路400，电平移位器电路230实施为电平移位器电路300，并且因此在图5的示意性示出中由电平移位器电路300代替。在图5中，用于图1到4的电路的参考编号用于指代与图1到4中所展示的那些元件相同或功能上类似元件，使得那些元件的说明不再针对图5进行重复，并且仅描述不同之处。电路500与电路400的不同之处在于电路500进一步包含作为共源共栅晶体管提供到上文所描述的晶体管m5的额外晶体管m7。为此，晶体管m5和m7可为相同类型的晶体管(例如，两者均为n型晶体管，如图5的示出中所展示)。共源共栅晶体管m7可被视为第一分支226-1的一部分。如图5中所展示，晶体管m5的漏极端子可通过使晶体管m5的漏极端子耦合到共源共栅晶体管m7的源极端子并且使共源共栅晶体管m7的漏极端子耦合到输出224而耦合到输出224。在各种实施例中，共源共栅晶体管m7的栅极端子(例如，栅极端子)可耦合到适合的参考电压534。举例来说，对于共源共栅晶体管m7与所展示的情形一样为n型晶体管的实施例(即，对于包含在电路500中的电平移位器电路为最大电平控制器的实施例)，参考电压534可大致上为1v。然而，在其他实施例中，参考电压534的值可不同。
54.尽管图5中展示仅一个共源共栅晶体管m7，但在图5中所展示的电路的其他实施例
中，第一分支226-1中可包含多于一个共源共栅晶体管m7。虽然图5结合图3的电平移位器电路300示出共源共栅晶体管m7，但在图2中所展示的电路200的进一步的实施例中，电路200的第一分支226-1可包含至少一个此共源共栅晶体管m7，其中电平移位器电路230可以但不必实施为电平移位器电路300。此外，在于p型晶体管的分支中具有电平移位的升压开关驱动器的实施例中的任一者(例如，参考图1到6所描述的实施例中的任一者)中，一或多个额外晶体管m8(附图中未特定展示)可作为共源共栅晶体管提供到晶体管m6(即，作为共源共栅晶体管提供到电平移位器电路的p型晶体管)。为此，晶体管m6和m8可为相同类型的晶体管(例如，两者均为p型晶体管)，并且一或多个共源共栅晶体管m8可为第二分支226-2的一部分。举例来说，此共源共栅晶体管m8的栅极端子可耦合到接地电位；晶体管m8的源极端子可耦合到晶体管m6的漏极端子；并且共源共栅晶体管m8的漏极端子可耦合到输出224。
55.图6提供根据本公开的一些实施例具有升压开关驱动器并具有额外电平移位器电路的示例电路600的电路图，所述升压开关驱动器在p型晶体管的分支中具有电平移位，所述额外电平移位器电路配置为控制最小/低电平。电路600可被视为电路500的进一步的实施例，其中，类似于电路500，电平移位器电路230实施为电平移位器电路300，并且因此(在图6的示意性示出中)由电平移位器电路300代替。也类似于电路500，电路600进一步包含共源共栅晶体管m7。在图6中，用于图1到5的电路的参考编号用于指代与图1到5中所展示的那些元件相同或功能上类似元件，使得那些元件的说明不再针对图6进行重复，并且仅描述不同之处。电路600与电路500的不同之处在于电路600进一步包含配置为控制来自电路600的输出信号的最小/低电平的额外电平移位器电路630。因此，电路630可称为“最小电平控制器”。
56.在一些实施例中，额外电平移位器电路630可以类似于电平移位器电路300的方式实施，除了电平移位器电路300的p型晶体管m1和m2由电平移位器电路630中的n型晶体管代替以便控制来自电平移位器电路630的输出信号的最小/低电平之外。参考图9提供此电路的更详细说明(即，额外电平移位器电路630可实施为图9中所展示的电平移位器电路900)。
57.如图6中所展示，电平移位器电路630可包含一对交叉耦合的晶体管m1和m2。晶体管m1和m2为交叉耦合的，因为晶体管m1的栅极端子耦合到晶体管m2的漏极端子并且晶体管m2的栅极端子耦合到晶体管m1的漏极端子。晶体管m1和m2中的每一者的源极端子耦合到参考电压634，所述参考电压被提供到电平移位器电路630以控制由电平移位器电路630设定的最小电压电平。当电平移位器电路630为最小电平控制器时，晶体管m1和m2可为n型晶体管，例如，如在图6和最小电平控制器的后续附图中所示出的nmos晶体管。此外，当电平移位器电路630为最小电平控制器时，参考电压634的值可配置为对应于由电路630输出的经电平移位时钟信号616中的低电压。
58.如图6中进一步所展示，电平移位器电路630还可包含一对电容器c1和c2，以及例如通过使反相器inv的输入耦合到电容器c1的第一电容器电极并且使反相器inv的输出耦合到电容器c2的第一电容器电极而耦合在电容器之间的反相器inv。电容器c1的第二电容器电极可耦合到待由开关驱动器600驱动的开关106，而电容器c2的第二电容器电极可耦合到晶体管m2的漏极端子(并且对应地耦合到晶体管m1的栅极端子，因为晶体管m2的漏极端子耦合到晶体管m1的栅极端子)。
59.到电平移位器电路630的输入可施加/提供到电路630的节点nin，所述节点耦合到
电容器c1的第一电容器电极，并且在一些实施例中，耦合到反相器inv的输入，如图6中所展示。在一些实施例中，到电平移位器电路630的输入可基于来自升压开关驱动器电路204的输出信号116，即，对于图6中所展示示例，基于从0v到1.4v的信号。电平移位器电路630可从电路630的输出节点nout产生输出信号，所述输出节点耦合到电容器c1的第二电容器电极、晶体管m1的漏极端子以及晶体管m2的栅极端子中的一或多者。来自电平移位器电路630的输出节点nout的输出信号616可为在电平移位器电路630的输入节点nin处提供的输入信号(例如，信号116)的经电平移位版本，其中基于参考信号634仔细控制信号的最小/低值。举例来说，如果在电平移位器电路630的输入节点nin处提供的输入信号为如上文所描述的分别具有0v和1.4v的最小电压值和最大电压值的信号116，那么电平移位器电路630可将这些值移位约0.5v(即，参考电压634的值)。特别地，电平移位器电路630配置为仔细控制最小电压值基于参考电压634移位的值，即，对于所展示示例，最小电压值从0v移位到0.5v。理想地，最大开关电压将为1.4v+0.5v＝1.9v。然而，类似于最大电压控制器，由于电容器电荷再分配，在电平移位器电路630的输出nout处的电容器耦合信号摆动可通过有关于电平移位器电路630的耦合电容器c1的大小与可实施开关106的晶体管的栅极上的电容的大小加上布线寄生电容的比率衰减。于是，在电平移位器电路630的输出nout处的信号可从0.5v摆动到0.5v+1.3v＝1.8v(而不是理想的1.9v，这将导致从电平移位器电路630的输入nin到电平移位器电路630的输出nout保持1.4v摆动)，如以图6中所示出的信号616所展示。因此，电平移位器电路630可基于参考信号634仔细控制经电平移位时钟信号616的最小/低值，而经电平移位时钟信号616的最大/高电压值可接着基于电平移位器电路630的耦合电容器c1的电容与用于电平移位器电路630的负载的电容(包含寄生电容)之间的比率来自动调整。换句话说，由于电平移位器电路630为最小电平控制器，因此施加到电平移位器电路630的晶体管m1和m2的源极端子的参考电压634可准确地控制信号616的输出电压的最小/低电平(例如，确保电平为约0.5v)。信号616的输出电压的最大/高电平可接着基于电平移位器电路630的电容器c1与用于电平移位器电路630的负载电容c
load
之间的电容器电荷再分配来建立，所述电容器电荷再分配基于这些电容的比率。因此，输出信号616的电压摆动可基于提供到电平移位器电路300的参考电压234的值、提供到电平移位器电路630的参考电压634的值，以及电平移位器电路630的电容器c1与电平移位器电路630的负载电容c
load
之间的电容器电荷再分配。
60.尽管在图6中未特定展示，但在电路630的其他实施例中，到电平移位器电路630的反相器inv的输入可基于被提供到输入222的输入信号114的经反转版本，而不是来自如图6中所展示的输出224的输出信号116。在此类实施例中，电平移位器电路630的反相器可与信号116解耦，但替代地耦合到信号114的经反转版本，这在使用具有大于约1v的信号摆动的信号驱动电平移位器电路630的反相器可能不可靠的情况下可为有利的。在此类实施例中，电平移位器电路630的电容器c1的电容器电极中的一者仍由信号116驱动，使得电平移位器电路630可接着产生在电平移位器电路630的输出节点nout处提供的输出信号，作为在电平移位器电路630的输入节点nin处提供的信号116的经电平移位版本，其中基于参考信号634仔细控制信号的最小/低值。
61.图6示出可如何实施电平移位器电路630以提供对如上文所描述的信号616的输出电压的最小/低电平的控制的一种方式。在电路600的其他实施例中，电平移位器电路630可
以除图6中所展示的方式之外的任何其他方式实施，只要其提供对信号616的输出电压的最小/低电平的足够准确控制即可，其中最大/高电平相应地调整。
62.虽然图6结合图3的电平移位器电路300示出额外电平移位器电路630，但在图2中所展示的电路200的进一步的实施例中，可包含额外电平移位器电路630以接收信号116作为输入并产生输出616，如参考图6所描述，其中电平移位器电路230可以但不必实施为电平移位器电路300。此外，虽然图6结合图5的共源共栅晶体管m7示出额外电平移位器电路630，但在图2中所展示的电路200的进一步的实施例中，可包含如参考图6所描述的额外电平移位器电路630，而不具有共源共栅晶体管m7。仍在图2中所展示的电路200的进一步的实施例中，可包含如参考图6所描述的额外电平移位器电路630，而不具有共源共栅晶体管m7，并且其中电平移位器电路230与电平移位器电路300以不同方式实施。在这些实施例中的任一者中，电平移位器电路630可以除图6中所展示的方式之外的任何其他方式实施，只要其提供对如上文所描述的信号616的输出电压的最小/低电平的足够准确控制即可。
63.仍进一步地，虽然图6示出配置为提供对如上文所描述的信号616的输出电压的最小/低电平的控制的电平移位器电路630，但在其他实施例中，电平移位器电路630可使用配置为提供对信号616的输出电压的最大/高电平的控制的电平移位器电路630’来代替(图6中未展示，但此处使用参考编号是为了方便说明)。在一些此类实施例中，为了实现电平移位器电路630’，图6中所展示的电平移位器电路630可使用电平移位器电路300的其他例子来代替，或等效地，图6中所展示的电平移位器电路630的nmos晶体管可使用pmos晶体管来代替，并且参考电压634可使用配置为准确地控制信号616的输出电压的最大/高电平的参考电压634’来代替(也未在图6中展示，但此处使用参考编号是为了方便说明)。
64.到电平移位器电路630’的输入可施加/提供到电路630’的节点nin，所述节点耦合到电容器c1的第一电容器电极，并且在一些实施例中，耦合到反相器inv的输入，如图6中所展示。在一些实施例中，到电平移位器电路630’的输入可基于来自升压开关驱动器电路204的输出信号116，即，对于图6中所展示示例，基于从0v到1.4v的信号。电平移位器电路630’可从电路630’的输出节点nout产生输出信号，所述输出节点耦合到电容器c1的第二电容器电极、晶体管m1的漏极端子以及晶体管m2的栅极端子中的一或多者。来自电平移位器电路630’的输出节点nout的输出信号616可为在电平移位器电路630’的输入节点nin处提供的输入信号(例如，信号116)的经电平移位版本，其中基于参考信号634’仔细控制信号的最大/高值。举例来说，如果在电平移位器电路630’的输入节点nin处提供的输入信号为如上文所描述的分别具有0v和1.4v的最小电压值以及最大电压值的信号116，那么电平移位器电路630’可将这些值移位使得最大电压值为1.8v，对于此示例，其将为参考电压634’的值。特别地，电平移位器电路630’配置为仔细控制最大电压值基于参考电压634’移位的值，即，对于所展示示例，最大电压值移位0.4v，从1.4v移位到1.8v。理想地，最小开关电压将为0v+0.4v＝0.4v。然而，如上文针对最大电压控制器300所描述，由于电容器电荷再分配，在电平移位器电路630’的输出nout处的电容器耦合信号摆动可通过有关于电平移位器电路630’的耦合电容器c1的大小与可实施开关106的晶体管的栅极上的电容的大小加上布线寄生电容的比率衰减。于是，在电平移位器电路630’的输出nout处的最小电压值可为1.8v-1.3v＝0.5v(而不是理想的0.4v，这将导致从电平移位器电路630’的输入nin到电平移位器电路630’的输出nout保持1.4v摆动)，如以图6中所示出的信号616所展示。因此，电平移位器电
路630’可基于参考信号634’仔细控制经电平移位时钟信号616的最大/高值，而经电平移位时钟信号616的最小/低电压值可接着基于电平移位器电路630’的耦合电容器c1的电容与用于电平移位器电路630’的负载的电容(包含寄生电容)之间的比率来自动调整。换句话说，由于电平移位器电路630’为最大电平控制器，因此施加到电平移位器电路630’的晶体管m1和m2的源极端子的参考电压634’可准确地控制信号616的输出电压的最大/高电平(例如，确保电平为约1.8v)。信号616的输出电压的最小/低电平可接着基于电平移位器电路630’的电容器c1与用于电平移位器电路630’的负载电容c
load
之间的电容器电荷再分配来建立，所述电容器电荷再分配基于这些电容的比率。因此，输出信号616的电压摆动可基于提供到电平移位器电路300的参考电压234的值、提供到电平移位器电路630’的参考电压634’的值以及电平移位器电路630’的电容器c1与电平移位器电路630’的负载电容c
load
之间的电容器电荷再分配。
65.类似于上文所描述的图6中所展示的电平移位器电路630的变体，在电路630’的其他实施例中，到电平移位器电路630’的反相器inv的输入可基于提供到输入222的输入信号114的经反转版本，而不是来自如图6中所展示的输出224的输出信号116。在此类实施例中，电平移位器电路630’的反相器可与信号116解耦，而替代地耦合到信号114的经反转版本，这在使用具有大于约1v的信号摆动的信号驱动电平移位器电路630’的反相器可能不可靠的情况下可为有利的。在此类实施例中，电平移位器电路630’的电容器c1的电容器电极中的一者仍由信号116驱动，使得电平移位器电路630’可接着产生在电平移位器电路630’的输出节点nout处提供的输出信号，作为在电平移位器电路630’的输入节点nin处提供的信号116的经电平移位版本，其中基于参考信号634’仔细控制信号的最大/高值。
66.在电路600的其他实施例中，电平移位器电路630’可以除电平移位器电路300之外的任何其他方式实施，只要其提供对信号616的输出电压的最大/高电平的足够准确控制即可，其中最小/低电平相应地调整。
67.在n型晶体管的分支中具有电平移位的示例升压开关驱动器电路
68.图7提供根据本公开的一些实施例的其中可使用在n型晶体管的分支中具有电平移位的升压开关驱动器的示例电路700的电路图。如图7中所展示，电路700可包含耦合到开关706的一系列第一反相器702和第二反相器704。第一反相器702可基本上类似于第一反相器102，配置为接收信号712(类似于信号112)作为输入并产生信号714(类似于信号714)作为输出。上文参考反相器102、输入信号112以及输出信号114所提供的说明分别适用于反相器702、输入信号712以及输出信号714，并且因此为了简洁起见不予重复。
69.第一反相器704可配置为驱动第二反相器104，所述第二反相器可包含本文中所描述的具有在n型晶体管的分支中执行的电平移位的升压开关驱动器中的任一者。第二反相器704可为供电提升(即，配置为增加输出摆动)的升压开关驱动器。这在图7中以第二反相器704接收具有1v的输出摆动的信号(即，小图714)并且输出所述信号的已经反转且具有较大输出摆动的版本展示，在图7中展示为仍具有1v的高电压值，但现在具有-0.4v的低电压值的信号716(在标注为“716”的虚线框内示意性地示出)。第二反相器704的输出可接着用于驱动开关706，在一些实施例中，所述开关可实施为图7中所展示的晶体管。
70.在各种实施例中，反相器104可包含本文中所呈现的在n型晶体管的分支中具有电平移位的升压开关驱动器电路中的任一者。在各种实施例中，信号712、714、716可不同，例
如，所述信号可具有不同高值和低值。类似地，耦合到反相器702和反相器704中的每一者的低供电电压和高供电电压在其中本文中所呈现的在n型晶体管的分支中具有电平移位的升压开关驱动器电路中的任一者用于实施反相器704的不同实施例中可不同。此外，在进一步的实施例中，包含本文中所呈现的在n型晶体管的分支中具有电平移位的升压开关驱动器电路中的任一者的反相器704可包含于除电路700之外的电路中，并且特别地，可以但不必与反相器702一起实施，如图7中所展示。
71.图8提供根据本公开的一些实施例具有升压开关驱动器的示例电路800的电路图，所述升压开关驱动器在n型晶体管的一侧上具有电平移位。电路800可被视为电路700的示例，其中用于图7的电路700的参考编号用于指代与针对图8的电路800展示的那些元件相同或功能上类似元件，使得关于一个图提供的这些元件的说明不再针对另一个图进行重复，并且仅描述不同之处。
72.如图8中所展示，在一些实施例中，第一反相器702可实施为一对互补晶体管m3、m4(即，晶体管中的一者为n型并且另一者为p型)，类似于图2中所展示的第一反相器102的实施方案，图2中所展示的第一反相器的说明适用于第一反相器702并且因此为了简洁起见不予重复。第一反相器702的输出时钟信号714可用作到第二反相器704的输入时钟信号的基础。
73.图8进一步示出升压开关驱动器电路804，所述升压开关驱动器电路可例如为上文所描述的第二反相器704的示例。如图8中所展示，电路804可包含输入822、输出824以及输入822与输出824之间的两个分支826。第一分支，在图8中以点划线826-1示意性地指示，可包含晶体管m5。第二分支，在图8中以虚线826-2示意性地指示，可包含晶体管m6和电平移位器电路830。再次，晶体管m5和m6中的一者可为n型晶体管并且另一者可为p型晶体管。由于图8示出具有在n型晶体管的一侧上完成的电平移位的实施例，因此晶体管m6为使其源极端子耦合到低供电电压(例如，-0.4v)的n型晶体管(例如，nmos晶体管，如在图8中以用于晶体管m6的对应电路图表示所示出)，而晶体管m5为p型晶体管(例如，pmos晶体管，如在图8中以用于晶体管m5的对应电路图表示所示出)。电路804可配置为在第一分支826-1与第二分支826-2之间分割输入时钟信号(例如信号714)，使得分割到第一分支826-1的输入时钟信号714的一部分被提供到分支的晶体管m5并且分割到第二分支826-2的输入时钟信号的一部分由电平移位器电路830电平移位以产生经电平移位信号814-2，并且经电平移位信号814-2被提供到晶体管m6。图8示出被提供到晶体管m5(即，晶体管m5的栅极端子)的信号814-1和被提供到晶体管m6(即，晶体管m6的栅极端子)的信号814-2。信号814-1与信号714在其电压摆动(例如，从约0v到约1v，如针对图8的示例所展示)方面可基本上相同，而与信号714相比，信号814-2可为具有从约-0.4v到约0.5v的电压摆动的经电平移位信号。电路804进一步配置为组合晶体管m5的输出(例如，来自晶体管m5的漏极端子的输出)与晶体管m6的输出(例如，来自晶体管m6的漏极端子的输出)以产生输出时钟信号716。因此，晶体管m5和m6中的每一者的栅极端子可耦合到输入822，除了晶体管m6的栅极端子经由配置为在将信号提供到晶体管m6之前执行电平移位的电平移位器电路830耦合到输入822之外。类似地，晶体管m5和m6中的每一者的漏极端子可耦合到输出824，所述输出可耦合到待由开关驱动器电路804驱动的开关706。
74.在一些实施例中，电平移位器电路830可包含电压控制器电路832，所述电压控制
器电路可配置为接收参考信号834作为输入并产生输出836，如图8中所展示。此外，电平移位器电路830可进一步包含耦合到电压控制器电路832的耦合电容器838。举例来说，耦合电容器838的第一电容器电极可耦合到输入822，而耦合电容器838的第二电容器电极可耦合到电压控制器电路832和晶体管m6的栅极端子中的每一者。换句话说，分割到电路804的第二分支826-2的输入时钟信号714的一部分可配置为施加到耦合电容器838的第一电容器电极，而耦合电容器838的第二电容器电极可耦合到电压控制器电路832的输出836和晶体管m6的栅极端子中的每一者。到电压控制器电路832的输入834可为参考电压或配置为控制由电压控制器电路832设定的最小电压电平的任何其他控制信号。来自电压控制器电路832的输出836可形成待提供到晶体管m6的栅极端子的经电平移位输入时钟信号814-2的基础。
75.当晶体管m6为n型晶体管时，如图8的实施例中所展示，电压控制器电路832可配置为控制提供到晶体管m6的经电平移位输入时钟信号814-2中，并且因此输出信号716中的最小电压值。为此，到pmos晶体管m5的输入可直接来自1v域反相器输出114(摆动0v到1v)，作为如图8中所展示的输入814-1，而到nmos晶体管m6的输入可经由耦合电容器838与电压控制器电路832电平移位以提供例如-0.4v的最小开关电压，以及理想地-0.4v+1v＝0.6v的最大开关电压。由于电容器电荷再分配，在电平移位器电路830的输出nout处的电容器耦合信号摆动可通过有关于耦合电容器828的大小与nmos晶体管m6的栅极上的电容的大小加上布线寄生电容的比例衰减。于是，在电平移位器电路830的输出nout处的信号可从-0.4v摆动到-0.4v+0.9v＝0.5v(而不是理想的0.6v，这将导致从电平移位器电路830的输入nin到电平移位器电路830输出nout保持1v摆动)，如以图8中示出的信号814-2所展示。如图8中所展示的电压控制器电路832或电平移位器电路830可称为“最小电平控制器”，因为所述电压控制器电路或所述电平移位器电路配置为设定经电平移位输入时钟信号814-2的最大电压值。经电平移位输入时钟信号814-2的最大电压值可接着基于耦合电容器838的电容与用于电压控制器电路832的负载的电容之间的比率来自动调整。
76.在耦合到升压开关驱动器电路的n型晶体管的电平移位器电路(例如，如图n中所展示)的一些实施例中，耦合到n型晶体管(即，在此情形中为晶体管m6)的源极端子的低供电电压可与由电压控制器电路832控制的最小电压值基本上相同(例如，两者均可为-0.4v)，尽管在其他实施例中，这些电压可不同。一般来说，耦合到还包含最小电平控制器的分支的n型晶体管(即，在此情形中为晶体管m6)的源极端子的供电电压的值可对应于(例如，基本上等于)经电平移位输入时钟信号814-2中的低电压。在电路804的一些实施例中，耦合到不包含电平移位器电路的分支的p型晶体管(即，在此情形中为晶体管m5)的源极端子的高供电电压可与输出信号716中的最大电压值基本上相同(例如，两者均可为1v)，尽管在其他实施例中，这些电压可不同(例如，在包含第二电平移位器电路的情形中，例如，如图12中所展示)。
77.在各种实施例中，电平移位器电路830可以允许仔细控制待提供到n型晶体管m6的经电平移位输入时钟信号814-2的最小值的任何方式实施。一个示例展示于图9中，然而，在电路804的其他实施例中，电平移位器电路830可以不同方式实施。图9提供根据本公开的一些实施例的示例电平移位器电路900的电路图，所述示例电平移位器电路可与升压开关驱动器一起使用或在升压开关驱动器中使用，例如作为升压开关驱动器804的电平移位器电路830，以在控制最小/高信号电平的情形下执行电平移位。
78.如图9中所展示，电平移位器电路900可包含一对交叉耦合的晶体管m1和m2、一对电容器c1和c2以及反相器inv。电平移位器电路900的布置与电平移位器电路300的布置基本上相同，除了晶体管m1和m2在电平移位器电路900中为n型晶体管之外，因为电平移位器电路900为最小电平控制器。关于电平移位器电路300的各种元件之间的耦合的说明适用于电平移位器电路900，并且因此为了简洁起见不予重复。
79.当电平移位器电路900为最小电平控制器时，参考电压834的值可配置为对应于由电路输出的经电平移位输入时钟信号814-2中的低电压。在一些实施例中，参考电压834可与晶体管m6的源极端子所耦合到的供电电压基本上相同(例如，对于图8和9中所展示示例，两者均可为约-0.4v)且可来自同一电压源。
80.由于电平移位器电路900为最小电平控制器，因此施加到晶体管m1和m2的源极端子的参考电压834可准确地控制信号814-2的输出电压的最小/低电平(例如，确保电平为约-0.4v)。信号814-2的输出电压的最大/高电平可接着基于电容器c1与负载电容c
load
之间的电容器电荷再分配来建立，所述电容器电荷再分配基于这些电容的比率。因此，输出信号814-2的电压摆动可基于提供到电平移位器电路900的参考电压834的值并基于电容器c1与负载电容c
load
之间的电容器电荷再分配。
81.图10提供根据本公开的一些实施例具有升压开关驱动器的示例电路1000的电路图，所述升压开关驱动器具有在n型晶体管的分支中使用图9的电平移位器电路900实施的电平移位。电路1000可被视为电路800的示例，其中电平移位器电路830实施为电平移位器电路900并且因此(在图10的示意性示出中)由电平移位器电路900代替。在图10中，用于图7到9的电路的参考编号用于指代与图7到9中所展示的那些元件相同或功能上类似元件，使得那些元件的说明不再针对图10进行重复。此外，图9中所展示和上文所描述的电平移位器电路900的各种组件，诸如晶体管m1和m2、电容器c1和c2以及反相器inv也展示于图10中，以明确对于此实施例电平移位器电路900如何代替图8中所展示的电平移位器电路830。应注意，在图10的实施例中，电平移位器电路830的耦合电容器838通过电平移位器电路900的电容器c1来实现。在电路1000的上下文中，也在图10中展示电平移位器电路900的输入节点nin和输出节点nout。
82.图11提供根据本公开的一些实施例具有升压开关驱动器并具有额外晶体管的示例电路1100的电路图，所述升压开关驱动器在n型晶体管(即，对于所展示示例为晶体管m6)的分支中具有电平移位，所述额外晶体管作为共源共栅晶体管提供到另一分支的p型晶体管(即，对于所展示示例为晶体管m5)。电路1100可被视为电路1000的进一步的实施例，其中，类似于电路1000，电平移位器电路830实施为电平移位器电路900并且因此在图11的示意性示出中由电平移位器电路900代替。在图11中，用于图7到10的电路的参考编号用于指代与图7到10中所展示的那些元件相同或功能上类似元件，使得那些元件的说明不再针对图11进行重复，并且仅描述不同之处。电路1100与电路1000的不同之处在于电路1100进一步包含上文所描述的作为共源共栅晶体管提供到晶体管m5的额外晶体管m7。为此，晶体管m5和m7可为相同类型的晶体管(即，两者均为p型晶体管，如在图11的示出中所展示)。共源共栅晶体管m7可被视为第一分支826-1的一部分。如图11中所展示，晶体管m5的漏极端子可通过使晶体管m5的漏极端子耦合到共源共栅晶体管m7的源极端子并且使共源共栅晶体管m7的漏极端子耦合到输出224而耦合到输出824。在各种实施例中，共源共栅晶体管m7的栅
极端子可耦合到适合的参考电压1134。举例来说，对于共源共栅晶体管m7与所展示的情形一样为p型晶体管的实施例(即，对于包含在电路1100中的电平移位器电路为最小电平控制器的实施例)，参考电压1134可大致上为0v。然而，在其他实施例中，参考电压1134的值可不同。
83.尽管图11中展示仅一个共源共栅晶体管m7，但在图11中所展示的电路的其他实施例中，第一分支826-1中可包含多于一个共源共栅晶体管m7。虽然图11结合图9的电平移位器电路900示出共源共栅晶体管m7，但在图8中所展示的电路800的进一步的实施例中，电路800的第一分支826-1可包含至少一个此共源共栅晶体管m7，其中电平移位器电路830可以但不必实施为电平移位器电路900。此外，在于n型晶体管的分支中具有电平移位的升压开关驱动器的实施例中的任一者(例如，参考图7到12所描述的实施例中的任一者)中，一或多个额外晶体管m8(附图中未特定展示)可作为共源共栅晶体管提供到晶体管m6(即，作为共源共栅晶体管提供到电平移位器电路的n型晶体管)。为此，晶体管m6和m8可为相同类型的晶体管(例如，两者均为n型晶体管)，并且一或多个共源共栅晶体管m8可被视为第二分支826-2的一部分。举例来说，此共源共栅晶体管m8的源极端子可耦合到晶体管m6的漏极端子并且共源共栅晶体管m8的漏极端子可耦合到输出224。此共源共栅晶体管m8的栅极端子可耦合到适合的参考电压，例如，对于共源共栅晶体管m8为n型晶体管的实施例，所述适合参考电压大致上为1v(由于对于图7到12的实施例，晶体管m6为n型晶体管；即，对于包含在电路1100中的电平移位器电路为最小电平控制器的实施例)。然而，在其他实施例中，耦合到额外共源共栅晶体管m8的栅极端子的参考电压的值可不同。
84.图12提供根据本公开的一些实施例具有升压开关驱动器并具有额外电平移位器电路的示例电路1200的电路图，所述升压开关驱动器在n型晶体管的分支中具有电平移位，所述额外电平移位器电路配置为控制最终输出信号1216的最小/低电平。电路1200可被视为电路1100的进一步的实施例，其中，类似于电路1100，耦合到晶体管m5的输入的电平移位器电路830实施为电平移位器电路900，并且因此(在图12的示意性示出中)由电平移位器电路900代替。也类似于电路1100，电路1200进一步包含共源共栅晶体管m7。在图12中，用于图7到11的电路的参考编号用于指代与图7到11中所展示的那些元件相同或功能上类似元件，使得那些元件的说明不再针对图12进行重复，并且仅描述不同之处。电路1200与电路1100的不同之处在于电路1200进一步包含图9的电平移位器电路900的另一示例，在图12中标注为配置为基于参考信号1234控制来自电路1200的输出信号1216的最小/低电平的电平移位器电路1230。由于上文已详细描述电平移位器电路900的操作，此处并不参考电路1230重复此说明。参考信号1234类似于上文所描述的参考信号834，除了其值对于电平移位器电路1230可不同之外。举例来说，如果在电平移位器电路1230的输入节点nin处提供的输入信号为如上文所描述的分别具有-0.4v和1v的最小电压值以及最大电压值的信号716，那么电平移位器电路1230可将这些值移位约0.9v(即，参考电压1234的值可为0.5v，如图12中所展示)。特别地，电平移位器电路1230可配置为仔细控制最小电压值基于参考电压1234移位的值，即，对于所展示示例，最小电压值从-0.4v移位到0.5v。理想地，最大开关电压将为1v+0.9v＝1.9v。然而，如上文针对电路900所描述，由于电容器电荷再分配，在电平移位器电路1230的输出nout处的电容器耦合信号摆动可通过有关于电平移位器电路1230的耦合电容器c1的大小与可实施开关706的晶体管的栅极上的电容的大小加上布线寄生电容的比率衰
减。于是，在电平移位器电路1230的输出nout处的信号可从0.5v摆动到0.5v+1.3v＝1.8v(而不是理想的1.9v，这将导致从电平移位器电路1230的输入nin到电平移位器电路1230的输出nout保持1.4v摆动)，如以图12中所示出的信号1216展示。因此，电平移位器电路1230可基于参考信号1234仔细控制经电平移位时钟信号1216的最小/低值，而经电平移位时钟信号1216的最大/高电压值可接着基于电平移位器电路1230的耦合电容器c1的电容与用于电平移位器电路1230的负载的电容(包含寄生电容)之间的比率来自动调整。换句话说，由于电平移位器电路1230为最小电平控制器，因此施加到电平移位器电路630的晶体管m1和m2的源极端子的参考电压1234可准确地控制信号1216的输出电压的最小/低电平(例如，确保电平为约0.5v)。信号1216的输出电压的最大/高电平可接着基于电平移位器电路1230的电容器c1与用于电平移位器电路1230的负载电容c
load
之间的电容器电荷再分配来建立，所述电容器电荷再分配基于这些电容的比率。因此，输出信号1216的电压摆动可基于提供到电平移位器电路900的参考电压834的值、提供到电平移位器电路1230的参考电压1234的值以及电平移位器电路1230的电容器c1与电平移位器电路1230的负载电容c
load
之间的电容器电荷再分配。
85.尽管图12中未特定展示，但在电路1230的其他实施例中，到电平移位器电路1230的反相器inv的输入可基于提供到输入822的输入信号714的经反转版本，而不是来自如图12中所展示的输出824的输出信号716。在此类实施例中，电平移位器电路1230的反相器可与信号716解耦，而替代地耦合到信号714的经反转版本，这在使用具有大于约1v的信号摆动的信号驱动电平移位器电路1230的反相器可能不可靠的情况下可为有利的。在此类实施例中，电平移位器电路1230的电容器c1的电容器电极中的一者仍由信号716驱动，使得电平移位器电路1230可接着产生在电平移位器电路1230的输出节点nout处提供的输出信号，作为在电平移位器电路1230的输入节点nin处提供的信号716的经电平移位版本，其中基于参考信号1234仔细控制信号的最小/低值。
86.图12示出可如何实施电平移位器电路1230以提供对如上文所描述的信号1216的输出电压的最小/低电平的控制的一种方式。在电路1200的其他实施例中，电平移位器电路1230可由配置为提供对信号1216的输出电压的最小/低电平的足够准确控制的任何电路来代替，其中最大/高电平相应地调整。
87.虽然图12结合图9的电平移位器电路900示出额外电平移位器电路1230，但在图8中所展示的电路800的进一步的实施例中，可包含额外电平移位器电路1230以接收信号716作为输入并产生输出1216，如参考图12所描述，其中电平移位器电路830可以但不必实施为电平移位器电路900。此外，虽然图12结合图11的共源共栅晶体管m7示出额外电平移位器电路1230，但在图8中所展示的电路800的进一步的实施例中，可包含如参考图12所描述的额外电平移位器电路1230，而不具有共源共栅晶体管m7。仍在图8中所展示的电路800的进一步的实施例中，可包含如参考图12所描述的额外电平移位器电路1230，而不具有共源共栅晶体管m7并且其中电平移位器电路830与电平移位器电路900以不同方式实施。在这些实施例中的任一者中，电平移位器电路1230可以除图12中所展示的方式之外的任何其他方式实施，只要其提供对如上文所描述的信号1216的输出电压的最小/低电平的足够准确控制即可。
88.仍进一步地，虽然图12示出配置为提供对如上文所描述的信号1216的输出电压的
最小/低电平的控制的电平移位器电路1230，但在其他实施例中，电平移位器电路1230可使用配置为提供对信号1216的输出电压的最大/高电平的控制的电平移位器电路1230’(未在图12展示，但此处使用参考编号是为了方便说明)来代替。在一些此类实施例中，为了实现电平移位器电路1230’，图12中所展示的电平移位器电路1230可使用电平移位器电路300来代替，或等效地，图12中所展示的电平移位器电路1230的nmos晶体管可使用pmos晶体管来代替，并且参考电压1234可使用配置为准确控制信号1216的输出电压的最大/高电平的参考电压1234’(图12中也未展示，但此处使用参考编号是为了方便说明)来代替。
89.到电平移位器电路1230’的输入可施加/提供到电路1230’的节点nin，所述节点耦合到电容器c1的第一电容器电极，并且在一些实施例中，耦合到反相器inv的输入，如图12中所展示。在一些实施例中，到电平移位器电路1230’的输入可基于来自升压开关驱动器电路204的输出信号716，即，对于图12中所展示示例，基于从-0.4v到1v的信号。电平移位器电路1230’可从电路1230’的输出节点nout产生输出信号，所述输出节点耦合到电容器c1的第二电容器电极、晶体管m1的漏极端子以及晶体管m2的栅极端子中的一或多者。来自电平移位器电路1230’的输出节点nout的输出信号1216可为在电平移位器电路1230’的输入节点nin处提供的输入信号(例如，信号716)的经电平移位版本，其中基于参考信号1234’仔细控制信号的最大/高值。举例来说，如果在电平移位器电路1230’的输入节点nin处提供的输入信号为如上文所描述的分别具有-0.4v和1v的最小电压值以及最大电压值的信号716，那么电平移位器电路1230’可将这些值移位使得最大电压值为1.8v，对于此示例，其将为参考电压1234’的值。特别地，电平移位器电路1230’配置为仔细控制最大电压值基于参考电压1234’移位的值，即，对于所展示示例，最大电压值移位0.8v，从1v移位到1.8v。理想地，最小开关电压将为-0.4v+0.8v＝0.4v。然而，如上文针对最大电压控制器300所描述，由于电容器电荷再分配，在电平移位器电路1230’的输出nout处的电容器耦合信号摆动可通过有关于电平移位器电路1230’的耦合电容器c1的大小与可实施开关706的晶体管的栅极上的电容的大小加上布线寄生电容的比率衰减。于是，在电平移位器电路1230’的输出nout处的最小电压值可为1.8v-1.3v＝0.5v(而不是理想的0.4v，这将导致从电平移位器电路1230’的输入nin到电平移位器电路1230’的输出nout保持1.4v摆动)，如以图12中所示出的信号1216所展示。因此，电平移位器电路1230’可基于参考信号1234’仔细控制经电平移位时钟信号1216的最大/高值，而经电平移位时钟信号1216的最小/低电压值可接着基于电平移位器电路1230’的耦合电容器c1的电容与用于电平移位器电路1230’的负载的电容(包含寄生电容)之间的比率来自动调整。换句话说，由于电平移位器电路1230’为最大电平控制器，因此施加到电平移位器电路1230’的晶体管m1和m2的源极端子的参考电压1234’可准确控制信号1216的输出电压的最大/高电平(例如，确保电平为约1.8v)。信号1216的输出电压的最小/低电平可接着基于电平移位器电路1230’的电容器c1与用于电平移位器电路1230’的负载电容c
load
之间的电容器电荷再分配来建立，所述电容器电荷再分配基于这些电容的比率。因此，输出信号1216的电压摆动可基于提供到电平移位器电路900的参考电压834的值、提供到电平移位器电路1230’的参考电压1234’的值以及电平移位器电路1230’的电容器c1与电平移位器电路1230’的负载电容c
load
之间的电容器电荷再分配。
90.类似于上文所描述的图12中所展示的电平移位器电路1230的变体，在电路1230’的其他实施例中，到电平移位器电路1230’的反相器inv的输入可基于提供到输入822的输
入信号714的经反转版本，而不是来自如图12中所展示的输出824的输出信号716。在此类实施例中，电平移位器电路1230’的反相器可与信号716解耦，而替代地耦合到信号714的经反转版本，这在使用具有大于约1v的信号摆动的信号驱动电平移位器电路1230’的反相器可能不可靠的情况下可为有利的。在此类实施例中，电平移位器电路1230’的电容器c1的电容器电极中的一者仍由信号716驱动，使得电平移位器电路1230’可接着产生在电平移位器电路1230’的输出节点nout处提供的输出信号，作为在电平移位器电路1230’的输入节点nin处提供的信号716的经电平移位版本，其中基于参考信号1234’仔细控制信号的最大/高值。
91.在电路1200的其他实施例中，电平移位器电路1230’可以除电平移位器电路300之外的任何其他方式实施，只要其提供对信号1216的输出电压的最大/高电平的足够准确控制即可，其中最小/低电平相应地调整。
92.示例系统和装置
93.如本文中所描述的升压开关驱动器电路或其部分(例如，仅如本文中所描述的反相器电路104及/或704的部分)可包含在任何适合系统、装置或设备中。举例来说，在一些实施例中，升压开关驱动器中的任一者或其部分可包含在如图13中所展示的adc中。在其他实施例中，升压开关驱动器中的任一者或其部分可包含在配置为执行模/数转换的较大系统或装置中。此类系统和装置的一些示例展示于图14和15中。包含如本文中所描述的升压开关驱动器中的一或多者的系统和装置的其他示例是可能的并且在本公开的范围内。
94.图13提供根据本公开的一些实施例的其中可实施一或多个升压开关驱动器1310的示例组件1300(例如adc)的示意性图解说明。一或多个升压开关驱动器1310可包含上文所描述的升压开关驱动器电路中的任一者，例如，参考图1到12所描述的升压开关驱动器的任何实施例。一或多个升压开关驱动器1310可配置为驱动一或多个开关1320。在一些实施例中，一或多个升压开关驱动器1310与一或多个开关1320之间可存在一一对应(即，每一升压开关驱动器1310可配置为驱动开关1320中的仅一者并且开关1320中的每一者可配置为由升压开关驱动器1310中的仅一者驱动)。在其他实施例中，单个升压开关驱动器1310可驱动开关1320中的多于一个开关和/或开关1320中的一单个开关可由升压开关驱动器1310中的多于一个升压开关驱动器驱动。
95.图14是根据本文中所揭示的实施例中的任一者的可包含一或多个升压开关驱动器的示例系统2100(例如，计算装置)的框图。举例来说，系统2100的组件中的任何适合的组件可包含本文中所揭示的升压开关驱动器中的一或多者。在图14中将数个组件示出为包含在系统2100中，但可根据应用省略或复制这些组件中的任一或多者。在一些实施例中，包含在系统2100中的一些组件或所有组件可附接到一或多个母板。在一些实施例中，一些组件或所有这些组件制作在单个芯片上系统(soc)裸片上。
96.另外，在各种实施例中，系统2100可不包含图14中所示出的组件中的一或多者，但系统2100可包含用于耦合到所述一或多个组件的接口电路系统。举例来说，系统2100可不包含显示装置2106，但可包含显示装置2106可耦合到其上的显示装置接口电路系统(例如，连接器和驱动器电路系统)。在另一组示例中，系统2100可不包含音频输入装置2118或音频输出装置2108，但可包含音频输入装置2118或音频输出装置2108可耦合到其上的音频输入或输出装置接口电路系统(例如，连接器和支持电路系统)。
97.系统2100可包含处理装置2102(例如，一或多个处理装置)。如本文中所使用，术语“处理装置”或“处理器”可指代处理来自暂存器和/或存储器的电子数据以将所述电子数据变换成可存储在暂存器和/或存储器中的其他电子数据的任何装置或装置的部分。处理装置2102可包含一或多个数字信号处理器(dsp)、应用专用集成电路(asic)、中央处理单元(cpu)、图形处理单元(gpu)、加密处理器(在硬件内执行加密算法的专门处理器)、服务器处理器或任何其他适合的处理装置。系统2100可包含存储器2104，所述存储器本身可包含一或多个存储器装置，诸如易失性存储器(例如，动态ram(dram))、非易失性存储器(例如，只读存储器(rom))、快闪存储器、固态存储器和/或硬盘驱动器。在一些实施例中，存储器2104可包含与处理装置2102共享裸片的存储器。这一存储器可用作高速缓冲存储器并且可包含嵌入式dram(edram)或自旋转移力矩磁性ram(stt-mram)。
98.在一些实施例中，系统2100可包含通讯芯片2112(例如，一或多个通讯芯片)。举例来说，通讯芯片2112可配置用于管理无线通讯，用于来往于系统2100的数据的传送。术语“无线”和其衍生形式可用于描述可使用经调制电磁辐射通过非固态介质传达数据的电路、装置、系统、方法、技术、通讯通道等。所述术语并不暗指相关联装置不含有任何电线，尽管在一些实施例中相关联装置可不含有任何电线。
99.通讯芯片2112可实施若干种无线标准或协议中的任一者，包含但不限于：电气电子工程师学会(ieee)标准，包含wi-fi(ieee 802.11族)、ieee 802.16标准(例如，ieee 802.16-2005修正)、长期演进(lte)计划，连同任何修正、更新和/或修订(例如，高级lte计划、超移动宽频带(umb)计划(也称为“3gpp2”)等)。ieee 802.16可兼容宽带无线接入(bwa)网络通常称为wimax网络——代表全球互通微波存取的首字母缩略词，是通过针对ieee 802.16标准的一致性和互通性测试的产品的认证标志。通讯芯片2112可根据全球移动通讯系统(gsm)、通用分组无线电服务(gprs)、通用移动电信系统(umts)、高速分组接入(hspa)、演进式hspa(e-hspa)或lte网络操作。通讯芯片2112可根据gsm演进增强型数据(edge)、gsm edge无线电接入网络(geran)、通用陆地无线电接入网络(utran)或演进式utran(e-utran)操作。通讯芯片2112可根据码分多址(cdma)、时分多址(tdma)、数字增强无绳电信(dect)、演进数据优化(ev-do)以及其衍生形式，以及指定为3g、4g、5g及以上的任何其他无线协议操作。在其他实施例中，通讯芯片2112可根据其他无线协议操作。系统2100可包含用以促进无线通讯和/或接收其他无线通讯(诸如am或fm无线电传输)的天线2122。
100.在一些实施例中，通讯芯片2112可管理有线通讯，诸如电、光学或任何其他适合通讯协议(例如，以太网)。如上所述，通讯芯片2112可包含多个通讯芯片。例如，第一通讯芯片2112可专用于较短程无线通讯，诸如wi-fi或蓝牙，并且第二通讯芯片2112可专用于较长程无线通讯，诸如全球定位系统(gps)、edge、gprs、cdma、wimax、lte、ev-do或其他。在一些实施例中，第一通讯芯片2112可专用于无线通讯，并且第二通讯芯片2112可专用于有线通讯。
101.系统2100可包含电池/电力电路系统2114。电池/电力电路系统2114可包含一或多个能量存储装置(例如，电池或电容器)和/或用于将系统2100的组件耦合到与系统2100分离的能量源(例如，ac线路电源)的电路系统。
102.系统2100可包含显示装置2106(或如上文所论述的对应接口电路系统)。显示装置2106可包含任何视觉指示器，诸如抬头(heads-up)显示器、计算机监视器、投影仪、触屏显示器、液晶显示器(lcd)、发光二极管显示器或平板显示器。
103.系统2100可包含音频输出装置2108(或如上文所论述的对应接口电路系统)。音频
输出装置2108可包含产生听觉指示器的任何装置，诸如扬声器、耳机或耳塞。
104.系统2100可包含音频输入装置2118(或如上文所论述的对应接口电路系统)。音频输入装置2118可包含产生表示声音的信号的任何装置，诸如麦克风、麦克风阵列或数字仪器(例如，具有乐器数字接口(midi)输出的仪器)。
105.系统2100可包含gps装置2116(或如上文所论述的对应接口电路系统)。如所属领域中已知，gps装置2116可与基于卫星的系统通讯并且可接收系统2100的位置。
106.系统2100可包含另一输出装置2110(或如上文所论述的对应接口电路系统)。其他输出装置2110的示例可包含音频编码解码器、视频编码解码器、打印机、用于将信息提供到其他装置的有线或无线传输器或额外存储装置。
107.系统2100可包含另一输入装置2120(或如上文所论述的对应接口电路系统)。其他输入装置2120的示例可包含加速度计、陀螺仪、指南针、图像获取装置、键盘、光标控制装置(诸如鼠标)、手写笔、触摸板、条形码读取器、快速响应(qr)码读取器、任何传感器或射频识别(rfid)读取器。
108.系统2100可具有任何所期望的形式因子，诸如手持式或移动电装置(例如，手机、智能手机、移动互联网装置、音乐播放器、平板计算机、膝上型计算机、上网本计算机、超级本计算机、个人数字助理(pda)、超移动个人计算机等)、桌上型电装置、服务器装置或其他经网络连接计算组件、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、车辆控制单元、数字相机、数字录像机或可佩戴电气装置。在一些实施例中，系统2100可为处理数据的任何其他电子装置。
109.图15是根据本文中所揭示的实施例中的任一者的可包含具有一或多个升压开关驱动器的一或多个组件的示例rf装置2200(例如，rf收发器)的框图。举例来说，rf装置2200的组件中的任何适合的组件可包含裸片，所述裸片包含配置为根据本文中所揭示的实施例中的任一者驱动一或多个开关的至少一个升压开关驱动器或其一部分。在一些实施例中，rf装置2200可包含在如参考图16所描述的系统2100的任何组件内，或可耦合到系统2100的组件中的任一者，例如，耦合到系统2100的存储器2104和/或处理装置2102。在仍其他实施例中，rf装置2200可进一步包含参考图16所描述的组件中的任一者，例如，但不限于如图16中所展示的电池/电力电路2114、存储器2104以及各种输入和输出装置。
110.一般来说，rf装置2200可为可支持以大致上3千赫(khz)到大致上300千兆赫(ghz)的rf范围中的电磁波的形式的信号的无线传输和/或接收的任何装置或系统。在一些实施例中，rf装置2200可用于无线通讯，例如，用于任何适合蜂窝无线通讯技术(诸如gsm、wcdma或lte)的基站(bs)或用户设备(ue)装置中。在其他示例中，rf装置2200可用作或用于例如毫米波无线技术(诸如，第五代(5g)无线(即，高频率/短波长频谱，例如，具有介于约20ghz与60ghz之间的范围内的频率，对应于介于约5毫米与15毫米之间的范围内的波长)的bs或ue装置。在又一示例中，rf装置2200可用于使用wi-fi技术(例如，2.4ghz的频带，对应于约12cm的波长；或5.8ghz的频带、频谱，对应于约5cm的波长)的无线通讯，例如，用在启用wi-fi的装置中，诸如，桌上型计算机、膝上型计算机、视频游戏控制台、智能手机、平板计算机、智能tv、数字音频播放器、汽车、打印机等。在一些实施方案中，启用wi-fi的装置可例如为配置为与其他节点(例如，智能传感器)传达数据的智能系统中的节点。仍在另一示例中，rf装置2200可用于使用蓝牙技术(例如，从约2.4ghz到约2.485ghz的频带，对应于约12cm的波
长)的无线通讯。在其他实施例中，可出于除通讯之外的目，将rf装置2200用于传输和/或接收rf信号，例如，用在汽车雷达系统中，或医疗应用中，诸如磁共振成像(mri)。
111.在各种实施例中，rf装置2200可包含在可用于蜂窝网络中的频率分配的频分双工(fdd)或时域双工(tdd)变体中。在fdd系统中，上行链路(即，rf信号从ue装置传输到bs)与下行链路(即，rf信号从bs传输到us装置)可同时使用单独频带。在tdd系统中，上行链路与下行链路可使用相同频率，但在不同时间。
112.在图15中将数个组件示出为包含在rf装置2200中，但可根据应用省略或复制这些组件中的任一或多者。举例来说，在一些实施例中，rf装置2200可为支持rf信号的无线传输和接收两者的rf装置(例如，rf收发器)，在此情形中，其可包含本文中称为传输(tx)路径的组件和本文中称为接收(rx)路径的组件两者。然而，在其他实施例中，rf装置2200可为仅支持无线接收的rf装置(例如，rf接收器)，在此情形中，其可包含rx路径的组件，但不包含tx路径的组件，或者rf装置2200可为仅支持无线传输的rf装置(例如，rf传输器)，在此情形中，其可包含tx路径的组件，但不包含rx路径的组件。
113.在一些实施例中，包含在rf装置2200中的一些组件或所有组件可附接到一或多个母板。在一些实施例中，一些组件或所有这些组件制作于单个裸片上，例如制作单个soc裸片上。
114.另外，在各种实施例中，rf装置2200可不包含图15中所示出的组件中的一或多者，但rf装置2200可包含用于耦合到所述一或多个组件的接口电路系统。举例来说，rf装置2200可不包含天线2202，但可包含天线2202可耦合到其上的天线接口电路系统(例如，匹配电路系统、连接器以及驱动器电路系统)。在另一组示例中，rf装置2200可不包含数字处理单元2208或本地振荡器2206，但可包含数字处理单元2208或本地振荡器2206可耦合到其上的装置接口电路系统(例如，连接器和支持电路系统)。
115.如图15中所展示，rf装置2200可包含天线2202、双工器2204、本地振荡器2206、数字处理单元2208。如同样在图15中展示，rf装置2200可包含rx路径，所述rx路径可包含rx路径放大器2212、rx路径预混滤波器2214、rx路径混频器2216、rx路径后混滤波器2218以及adc 2220。如图15中进一步所展示，rf装置2200可包含tx路径，所述tx路径可包含tx路径放大器2222、tx路径后混滤波器2224、tx路径混频器2226、tx路径预混滤波器2228以及dac 2230。仍进一步地，rf装置2200可进一步包含阻抗调谐器2232、rf开关2234以及控制逻辑2236。在各种实施例中，rf装置2200可包含图15中所展示的组件中的任一者的多个示例。在一些实施例中，rx路径放大器2212、tx路径放大器2222、双工器2204以及rf开关2234可被视为形成或作为rf装置2200的rf前端(fe)的一部分。在一些实施例中，rx路径放大器2212、tx路径放大器2222、双工器2204以及rf开关2234可被视为形成或作为rf装置2200的rf fe的一部分。在一些实施例中，rx路径混频器2216和tx路径混频器2226(可能地，与图15中所展示的其相关联预混和后混滤波器)可被视为形成或作为rf装置2200的rf收发器的一部分(如果仅rx路径或tx路径组件分别包含在rf装置2200中，那么可被视为形成或作为rf接收器或rf传输器的一部分)。在一些实施例中，rf装置2200可进一步包含在图15中展示为控制逻辑2236的一或多个控制逻辑元件/电路，例如，rf fe控制接口。在一些实施例中，控制逻辑2236可配置为控制操作如本文中所描述的rf装置2200的任何组件内的升压开关驱动器中的任一者的至少部分。在一些实施例中，控制逻辑2236可用于执行对rf装置2200内的其
他功能的控制，例如，对复杂rf系统环境的增强控制、支持包络跟踪技术的实施方案、减少耗散功率等。
116.天线2202可配置为根据任何无线标准或协议(例如wi-fi、lte或gsm)，以及指定为3g、4g、5g以及以上的任何其他无线协议无线地传输和/或接收rf信号。如果rf装置2200为fdd收发器，那么天线2202可配置用于同时接收和传输单独(即，非重叠和非连续)频带中(例如，在具有距彼此例如20mhz的间隔的频带中)的通讯信号。如果rf装置2200为tdd收发器，那么天线2202可配置用于依序接收和传输在对于tx路径和rx路径可相同或重叠的频带中的通讯信号。在一些实施例中，rf装置2200可为多频带rf装置，在此情形中，天线2202可配置用于同时接收在单独频带中具有多个rf分量的信号和/或配置用于同时传输在单独频带中具有多个rf分量的信号。在此类实施例中，天线2202可为单个宽频带天线或多个频带特定天线(即，各自配置为接收和/或传输特定频带中的信号的多个天线)。在各种实施例中，天线2202可包含多个天线元件，例如，形成相控天线阵列的多个天线元件(即，可使用多个天线元件和相移来传输和接收rf信号的通讯系统或任何天线阵列)。与单个天线系统相比，相控天线阵列可提供诸如增益、方向操纵能力以及同时通讯增加的优点。在一些实施例中，rf装置2200可包含用以实施天线分集的多于一个天线2202。在一些此类实施例中，rf开关2234可部署为在不同天线之间进行切换。
117.天线2202的输出可耦合到双工器2204的输入。双工器2204可为配置用于对多个信号进行滤波以允许经由双工器2204与天线2202之间的单个路径进行双向通讯的任何适合的组件。双工器2204可配置用于将rx信号提供到rf装置2200的rx路径并接收来自rf装置2200的tx路径的tx信号。
118.rf装置2200可包含配置为提供本地振荡器信号的一或多个本地振荡器2206，所述本地振荡器信号可用于由天线2202接收的rf信号的降频转换和/或待由天线2202传输的信号的升频转换。
119.rf装置2200可包含数字处理单元2208，所述数字处理单元可包含一或多个处理装置。在一些实施例中，数字处理单元2208可实施为图16中所展示的处理装置2102，所述处理装置的说明在上文提供(当用作数字处理单元2208时，处理装置2102可以但不必实施如本文中所描述的升压开关驱动器中的任一者)。数字处理单元2208可配置为执行与rx和/或tx信号的数字处理相关的各种功能。此类功能的示例包含但不限于：抽取/下采样、误差校正、数字降频转换或升频转换、dc偏移抵消、自动增益控制等。尽管图15中未展示，但在一些实施例中，rf装置2200可进一步包含存储器装置，例如，配置为与数字处理单元2208协作的如参考图16所描述的存储器装置2104。当在rf装置2200内使用或耦合到其上时，存储器装置2104可以但不必实施如本文中所描述的升压开关驱动器中的任一者。
120.返回到可包含于rf装置2200中的rx路径的细节，rx路径放大器2212可包含低噪音放大器(lna)。rx路径放大器2212的输入可例如经由双工器2204耦合到天线2202的天线端口(未展示)。rx路径放大器2212可放大由天线2202接收的rf信号。
121.rx路径放大器2212的输出可耦合到rx路径预混滤波器2214的输入，所述rx路径预混滤波器可为配置为对已由rx路径放大器2212放大的接收的rf信号进行滤波的谐波或带通(例如，低通)滤波器。
122.rx路径预混滤波器2214的输出可耦合到rx路径混频器2216(也称为降频转换器)
的输入。rx路径混频器2216可包含两个输入和一个输出。第一输入可配置为接收rx信号，所述rx信号可为指示由天线2202接收的信号的电流信号(例如，第一输入可接收rx路径预混滤波器2214的输出)。第二输入可配置为接收来自本地振荡器2206中的一者的本地振荡器信号。rx路径混频器2216可接着混合在其两个输入处接收的信号以产生在rx路径混频器2216的输出处提供的经降频转换rx信号。如本文中所使用，降频转换是指使用本地振荡器信号混合接收的rf信号以产生较低频率的信号的过程。特别地，当在两个输入端口处提供两个输入频率时，tx路径混频器(例如，降频转换器)2216可配置为在输出端口处产生和频和/或差频。在一些实施例中，rf装置2200可实施直接转换接收器(dcr)，也称为零差、同步或零if接收器，在此情形中，rx路径混频器2216可配置为使用本地振荡器信号解调传入无线电信号，所述本地振荡器信号的频率等于或非常接近无线电信号的载波频率。在其他实施例中，rf装置2200可利用降频转换到中频(if)。if可用在超外差无线电接收器中，其中接收的rf信号在完成接收的信号中的信息的最终检测之前移位到if。出于数个原因，转换到if可为有用的。举例来说，当使用数个滤波器级时，可将其均设定到固定频率，这使得其更容易构建和调谐。在一些实施例中，rx路径混频器2216可包含数个此if转换级。
123.尽管在图15的rx路径中展示单个rx路径混频器2216，但在一些实施例中，rx路径混频器2216可实施为正交降频转换器，在此情形中，所述rx路径混频器将包含第一rx路径混频器和第二rx路径混频器。第一rx路径混频器可配置用于执行降频转换，以通过混合由天线2202接收的rx信号与由本地振荡器2206提供的本地振荡器信号的同相分量来产生同相(i)经降频转换rx信号。第二rx路径混频器可配置用于执行降频转换，以通过混合由天线2202接收的rx信号与由本地振荡器2206提供的本地振荡器信号的正交分量来产生正交(q)经降频转换rx信号(正交分量是与本地振荡器信号的同相分量同相偏移90度的分量)。第一rx路径混频器的输出可被提供到i信号路径，并且第二rx路径混频器的输出可被提供到q信号路径，所述q信号路径可与i信号路径异相基本上90度。
124.rx路径混频器2216的输出可任选地耦合到rx路径后混滤波器2218，所述rx路径后混滤波器可为低通滤波器。在rx路径混频器2216为实施如上文所描述的第一混频器和第二混频器的正交混频器的情形中，分别在第一混频器和第二混频器的输出处提供的同相和正交分量可耦合到包含在滤波器2218中的相应个别第一路径后混滤波器和第二rx路径后混滤波器。
125.adc 2220可配置为将来自rx路径混频器2216的经混合rx信号从模拟域转换成数字域。adc 2220可为如rx路径正交混频器2216一样可包含配置为数字化在同相和正交分量中分离的经降频转换rx路径信号的两个adc的正交adc。adc 2220的输出可被提供到数字处理单元2208，所述数字处理单元配置为执行与rx信号的数字处理相关的各种功能，使得可提取编码在rx信号中的信息。如本文中所描述的升压开关驱动器的任何实施例中的一或多者可包含于adc 2220内。
126.返回到可包含在rf装置2200中的tx路径的细节，可将稍后待由天线2202传输的数字信号(tx信号)从数字处理单元2208提供到dac 2230。如同adc 2220，dac 2230可包含配置为分别将数字i路径和q路径tx信号分量转换成模拟形式的两个dac。
127.任选地，dac 2230的输出可耦合到tx路径预混滤波器2228，所述tx路径预混滤波器可为配置为从由dac 2230输出的模拟tx信号滤除超出所期望频带的信号分量的带通(例
如，低通)滤波器(或在正交处理的情形中，为一对带通(例如，低通)滤波器)。数字tx信号可接着被提供到tx路径混频器2226，所述tx路径混频器还可称为升频转换器。如同rx路径混频器2216，tx路径混频器2226可包含用于同相和正交分量混合的一对tx路径混频器。如同可包含在rx路径中的第一rx路径混频器和第二rx路径混频器，tx路径混频器2226的tx路径混频器中的每一者可包含两个输入和一个输出。第一输入可接收由相应dac 2230转换成模拟形式的tx信号分量，所述tx信号分量将被升频转换以产生待传输的rf信号。第一tx路径混频器可通过混合由dac 2230转换成模拟形式的tx信号分量与从本地振荡器2206提供的tx路径本地振荡器信号的同相分量产生同相(i)经升频转换信号(在各种实施例中，本地振荡器2206可包含多个不同本地振荡器，或配置为向rx路径中的混频器2216和tx路径中的混频器2226提供不同本地振荡器频率)。第二tx路径混频器可通过混合由dac 2230转换成模拟形式的tx信号分量与tx路径本地振荡器信号的正交分量产生正交相位(q)经升频转换信号。第二tx路径混频器的输出可添加到第一tx路径混频器的输出以产生真实rf信号。tx路径混频器中的每一者的第二输可耦合本地振荡器2206。
128.任选地，rf装置2200可包含配置为对tx路径混频器2226的输出进行滤波的tx路径后混滤波器2224。
129.tx路径放大器2222可为配置为在将经升频转换rf信号提供到天线2202以供传输之前放大所述经升频转换rf信号的功率放大器(pa)。
130.在各种实施例中，rx路径预混滤波器2214、rx路径后混滤波器2218、tx后混滤波器2224以及tx预混滤波器2228中的任一者可实施为rf滤波器。在一些实施例中，rf滤波器可实施为多个rf滤波器或滤波器组。滤波器组可包含可耦合到开关(例如，rf开关2234)的多个rf滤波器，所述开关配置为选择性地打开和关闭多个rf滤波器中的任一者(例如，激活多个rf滤波器中的任一者)，以便实现滤波器组的所期望滤波特性(即，以便对滤波器组进行编程)。举例来说，当rf装置2200为或包含在bs或ue装置中时，此滤波器组可用于在不同rf频率范围之间进行切换。在另一示例中，此滤波器组可为可编程的以抑制不同双工距离上的tx泄漏。
131.阻抗调谐器2232可包含配置为匹配不同rf电路系统的输入阻抗与输出阻抗以最小化rf装置2200中的信号损失的任何适合的电路系统。举例来说，阻抗调谐器2232可包含天线阻抗调谐器。能够调谐天线2202的阻抗可为特别有利的，因为天线的阻抗依据rf装置2200所处的环境，例如，天线的阻抗取决于例如天线是否握在手中、放置在车顶等而改变。
132.如上文所描述，rf开关2234可为配置为通过传输路径路由高频率信号的装置，例如，以便在图15中所展示的组件中的任一者的多个示例之间选择性地切换，例如，以实现rf装置2200的所期望行为和特性。举例来说，在一些实施例中，rf开关可用于在不同天线2202之间进行切换。在其他实施例中，rf开关可用于(例如，通过选择性地打开和关闭rf滤波器)在rf装置2200的多个rf滤波器之间进行切换。通常，rf系统将包含多个此rf开关。
133.rf装置2200提供简化的版本，并且在其他实施例中，可包含图15中未特定展示的其他组件。举例来说，rf装置2200的rx路径可包含在rx路径混频器2216与adc 2220之间的电流到电压放大器，所述电流到电压放大器可配置为放大并将经降频转换信号转换成电压信号。在另一示例中，rf装置2200的rx路径可包含用于产生平衡信号的平衡-不平衡变压器。在又一示例中，rf装置2200可进一步包含时钟产生器，所述时钟产生器可例如包含配置
为接收参考时钟信号并将其用于产生不同时钟信号的适合锁相环(pll)，所述不同时钟信号可接着用于计时adc 2220、dac 2230的操作和/或还可由本地振荡器2206用于产生待在rx路径或tx路径中使用的本地振荡器信号。
134.示例数据处理系统
135.图16提供示出根据本公开的一些实施例的示例数据处理系统2300的框图，所述示例数据处理系统可配置为控制如本文中所描述的一或多个升压开关驱动器的操作。举例来说，数据处理系统2300可配置为实施或控制升压开关驱动器204、804，或如本文中所描述的升压开关驱动器的任何其他实施例的部分。在另一示例中，数据处理系统2300可配置为实施图15中所展示的控制逻辑2236的至少部分。
136.如图16中所展示，数据处理系统2300可包含通过系统总线2306耦合到存储器元件2304的至少一个处理器2302(例如硬件处理器2302)。如此，数据处理系统可将程序代码存储在存储器元件2304内。进一步地，处理器2302可执行经由系统总线2306从存储器元件2304存取的程序代码。在一个方面中，数据处理系统可实施为适合于存储和/或执行程序代码的计算机。然而，应了解，数据处理系统2300可以包含能够执行本公开内所描述的功能的处理器和存储器的任何系统的形式实施。
137.在一些实施例中，处理器2302可执行软件或算法以执行如本公开中所论述的活动，特别地，与操作如本文中所描述的升压开关驱动器相关的活动。处理器2302可包含提供可编程逻辑的硬件、软件或固件的任何组合，以非限制性示例方式包含微处理器、数字信号处理器(dsp)、现场可编程门阵列(fpga)、可编程逻辑阵列(pla)、应用专用ic(asic)或虚拟机处理器。处理器2302可通讯地耦合到例如直接存储器存取(dma)配置中的存储器元件2304，使得处理器2302可从存储器元件2304读取或写入到存储器元件2304。
138.一般来说，存储器元件2304可包含任何适合的易失性或非易失性存储器技术，包含双数据速率(ddr)随机存取存储器(ram)、同步ram(sram)、动态ram(dram)、快闪、只读存储器(rom)、光学介质、虚拟存储器区域、磁性或磁带存储器，或任何其他适合技术。除非另有规定，本文中所论述的存储器元件中的任一者应解释为囊括于广泛术语“存储器”内。经量测、经处理、经追踪，或者发送到数据处理系统2300的组件中的任一者或从数据处理系统2300的组件中的任一者发送的信息可提供在任何数据库、暂存器、控制清单、高速缓冲存储器或存储结构中，所有这些均可在任何适合的时间帧处被引用。任何此类存储选项可包含于如本文中所使用的广泛术语“存储器”内。类似地，本文中所描述的潜在处理元件、模块及机器中的任一者应解释为囊括于广泛术语“处理器”内。本公开图中所展示的元件中的每一者，例如，示出如图1到12中所展示的升压开关驱动器的任何元件，还可包含用于在网络环境中接收、传输和/或以其他方式传达数据或信息的适合接口，使得其可与例如数据处理系统2300通讯。
139.在某些示例实施方案中，用于实施如本文中所概述的一或多个升压开关驱动器的机构可由编码在可包括非暂时性介质的一或多个有形介质中的逻辑来实施，例如，提供在asic、dsp指令、软件(可能地包含目标代码和源代码)中以由处理器或其他类似机器等执行的嵌入式逻辑。在这些例子中的一些示例中，存储器元件，诸如例如图16中所展示的存储器元件2304，可存储用于本文中所描述的操作的数据或信息。此包含能够存储被执行以实施本文中所描述的活动的软件、逻辑、代码或处理器指令的存储器元件。处理器可执行与用以
实现本文中详述的操作的数据或信息相关联的任何类型的指令。在一个示例中，处理器，诸如例如图16中所展示的处理器2302，可将元件或物项(例如，数据)从一种状态或事物变换成另一状态或事物。在另一示例中，本文中所概述的活动可使用固定逻辑或可编程逻辑(例如，由处理器执行的软件/计算机指令)来实施，并且本文中所识别的元件可为一些类型的可编程处理器、可编程数字逻辑(例如，fpga、dsp、可擦除可编程只读存储器(eprom)、电可擦除可编程只读存储器(eeprom))或包含数字逻辑、软件、代码、电子指令或其任何适合的组合的asic。
140.存储器元件2304可包含一或多个物理存储器装置，诸如例如本地存储器2308和一或多个大容量存储装置2310。本地存储器可指代通常在程序代码的实际执行期间使用的ram或其他非永久性存储器装置。大容量存储装置可实施为硬盘驱动器或其他永久性数据存储装置。处理系统2300还可包含提供至少一些程序代码的暂时存储以便减少程序代码在执行期间必须从大容量存储装置2310检索的次数的一或多个高速缓存存储器(未展示)。
141.如图16中所展示，存储器元件2304可存储应用程序2318。在各种实施例中，应用程序2318可存储在本地存储器2308、一或多个大容量存储装置2310中，或与本地存储器和大容量存储装置间隔开。应了解，数据处理系统2300可进一步执行可促进应用程序2318的执行的操作系统(未在图16中展示)。以可执行程序代码的形式实施的应用程序2318可由数据处理系统2300执行，例如，由处理器2302执行。响应于执行应用程序，数据处理系统2300可配置为执行本文中所描述的一或多个操作或方法步骤。
142.描绘为输入装置2312和输出装置2314的输入/输出(i/o)装置任选地可耦合到数据处理系统。输入装置的示例可包含但不限于键盘、指向装置，诸如鼠标等等。输出装置的示例可包含但不限于监视器或显示器、扬声器等等。在一些实施例中，输出装置2314可为任何类型的屏幕显示器，诸如等离子体显示器、液晶显示器(lcd)、有机发光二极管(oled)显示器、电致发光(el)显示器，或任何其他指示器，例如拨号盘、气压计或led。在一些实施方案中，系统可包含用于输出装置2314的驱动器(未展示)。输入和/或输出装置2312、2314可直接地或通过介入i/o控制器耦合到数据处理系统。
143.在实施例中，输入装置和输出装置可实施为组合输入/输出装置(在图16中以围绕输入装置2312和输出装置2314的虚线示出)。此组合装置的示例为触敏显示器，有时也称为“触屏显示器”或简单地称为“触摸屏”。在此实施例中，到装置的输入可通过物理对象的运动来提供，诸如例如触摸显示屏上或附近的手写笔或用户的手指。
144.网络适配器2316还可任选地耦合到数据处理系统以使得其变成通过介入私用或公共网络耦合到其他系统、计算机系统、远程网络装置和/或远程存储装置。网络适配器可包括用于接收由所述系统、装置和/或网络传输到数据处理系统2300的数据的数据接收器，以及用于将来自数据处理系统2300的数据传输到所述系统、装置和/或网络的数据传输器。调制解调器、电缆调制解调器以及以太网卡是可与数据处理系统2300一起使用的不同类型的网络适配器的示例。
145.选择实例
146.以下段落提供本文中所揭示的实施例的各种实例。
147.实例1提供一种开关驱动器电路，其包含：输入，配置为接收输入时钟信号；输出，配置为提供输出时钟信号；第一晶体管(例如，本公开附图中所展示的晶体管m5)；第二晶体
管(例如，本公开附图中所展示的晶体管m6)，其中所述第一晶体管和所述第二晶体管中的每一者包含第一端子(例如，栅极端子)和第二端子(例如，漏极端子)，并且其中所述第一晶体管和所述第二晶体管中的一者为p型晶体管(例如，pmos晶体管)并且另一者为n型晶体管(例如，nmos晶体管)；以及电平移位器电路，配置为电平移位所述输入时钟信号以产生经电平移位输入时钟信号。所述第一晶体管的所述第一端子配置为接收指示所述输入时钟信号的信号(例如，所述输入时钟信号本身或所述输入时钟信号的已以与待提供到所述第二晶体管的所述信号的电平移位互补的方式电平移位的版本)，所述第二晶体管的所述第一端子配置为接收指示所述经电平移位输入时钟信号的信号，并且所述第一晶体管的所述第二端子和所述第二晶体管的所述第二端子中的每一者耦合到所述输出(即，所述第一晶体管的所述第二端子耦合到所述第二晶体管的所述第二端子，并且两者均耦合到所述输出)。
148.实例2提供根据实例1所述的开关驱动器电路，其中所述输入时钟信号具有低电压值和高电压值，并且对所述输入时钟信号进行电平移位包含所述电平移位器电路改变所述输入信号的所述低电压值和所述高电压值中的每一者以产生所述经电平移位输入信号。
149.实例3提供根据实例1或2所述的开关驱动器电路，其中所述电平移位器电路包含耦合电容器和电压控制器电路，并且所述第二晶体管的所述第一端子配置为通过第一电容器电极耦合到所述输入并且第二电容器电极耦合到所述电压控制器电路和所述第二晶体管的所述第一端子中的每一者接收指示所述经电平移位输入时钟信号的所述信号。
150.实例4提供根据实例3所述的开关驱动器电路，其中电压控制器电路配置为控制所述经电平移位输入时钟信号中的高电压值。此电压控制器电路可称为“最大电平控制器”，因为其设定所述经电平移位输入时钟信号的最大电压值。最小电压值接着基于所述耦合电容器的电容与用于所述电压控制器电路的负载的电容之间的比率来自动调整。
151.实例5提供根据实例4所述的开关驱动器电路，其中所述第二晶体管的第三端子耦合到供电电压，并且所述供电电压的值对应于(例如，基本上等于)所述经电平移位输入时钟信号中的所述高电压。
152.实例6提供根据实例4或5所述的开关驱动器电路，其中所述电压控制器电路包含一对交叉耦合的晶体管，其各自包含第一端子(例如，栅极端子)、第二端子(例如，漏极端子)以及第三端子(例如，源极端子)，所述一对交叉耦合的晶体管的第一晶体管的所述第一端子耦合到所述一对交叉耦合的晶体管的第二晶体管的所述第二端子，所述一对交叉耦合的晶体管的所述第二晶体管的所述第一端子耦合到所述一对交叉耦合的晶体管的所述第一晶体管的所述第二端子，所述一对交叉耦合的晶体管的所述第一晶体管和所述一对交叉耦合的晶体管的所述第二晶体管中的每一者的所述第三端子耦合到参考电压，并且所述参考电压的值对应于(例如，基本上等于)所述经电平移位输入时钟信号中的所述高电压。
153.实例7提供根据实例4到6中任一实例所述的开关驱动器电路，其中所述第一晶体管为n型晶体管并且所述第二晶体管为p型晶体管。
154.实例8提供根据实例4至6中任一实例所述的开关驱动器电路，其中所述电平移位器电路为第一电平移位器电路，所述开关驱动器电路进一步包含第二电平移位器电路，并且所述第二电平移位器电路配置为控制所述输出时钟信号中的低电压电平。
155.实例9提供根据实例3所述的开关驱动器电路，其中电压控制器电路配置为控制所述经电平移位输入时钟信号中的低电压值。此电压控制器电路可称为“最小电平控制器”，
因为其设定所述经电平移位输入时钟信号的最小电压值。最大电压值接着基于所述耦合电容器的电容与用于所述电压控制器电路的负载的电容之间的比率来自动调整。
156.实例10提供根据实例9所述的开关驱动器电路，其中所述第二晶体管的第三端子耦合到供电电压，并且所述供电电压的值对应于(例如，基本上等于)所述经电平移位输入时钟信号中的低电压。
157.实例11提供根据实例9或10所述的开关驱动器电路，其中所述电压控制器电路包含一对交叉耦合的晶体管，其各自包含第一端子(例如，栅极端子)、第二端子(例如，漏极端子)以及第三端子(例如，源极端子)。所述一对交叉耦合的晶体管的第一晶体管的所述第一端子耦合到所述一对交叉耦合的晶体管的第二晶体管的所述第二端子，所述一对交叉耦合的晶体管的所述第二晶体管的所述第一端子耦合到所述一对交叉耦合的晶体管的所述第一晶体管的所述第二端子，所述一对交叉耦合的晶体管的所述第一晶体管及所述一对交叉耦合的晶体管的所述第二晶体管中的每一者的所述第三端子耦合到供电电压，并且所述供电电压的值对应于(例如，基本上等于)所述经电平移位输入时钟信号中的所述低电压。
158.实例12提供根据实例9至11中任一实例所述的开关驱动器电路，其中所述第一晶体管为p型晶体管并且所述第二晶体管为n型晶体管。
159.实例13提供根据实例9至12中任一实例所述的开关驱动器电路，其中所述电平移位器电路为第一电平移位器电路，所述开关驱动器电路进一步包含第二电平移位器电路，并且所述第二电平移位器电路配置为控制所述输出时钟信号中的高电压电平。
160.实例14提供根据前述实例中任一实例所述的开关驱动器电路，其进一步包含第三晶体管，所述第三晶体管耦合到共源共栅布置中的第一晶体管，其中所述第一晶体管的所述第二端子通过使所述第一晶体管的所述第二端子耦合到所述第三晶体管的第三端子(例如，源极端子)并且使所述第三晶体管的第二端子(例如，漏极端子)耦合到所述输出而耦合到所述输出。
161.在各种实施例中，所述第三晶体管的第一端子(例如，栅极端子)可耦合到适合的参考电压。举例来说，对于所述第三晶体管为n型晶体管的实施例，所述参考电压可大致上为1v，或者对于所述第三晶体管为p型晶体管的实施例，所述参考电压可大致上为0v(接地)。
162.实例15提供根据前述实例中任一实例所述的开关驱动器电路，其中所述第一晶体管和所述第二晶体管中的每一者为场效应晶体管，并且其中所述第一端子为栅极端子，所述第二端子为漏极端子，并且所述第三端子为源极端子。
163.实例16提供一种开关驱动器电路，其包含：第一分支，其包含第一晶体管(例如，本公开附图中所展示的晶体管m5)；和第二分支，其包含第二晶体管(例如，本公开附图中所展示的晶体管m6)和电平移位器电路。输入时钟信号将在所述第一分支与所述第二分支之间分割，使得指示分割到所述第一分支的所述输入时钟信号的一部分的信号被提供到所述第一晶体管，并且分割到所述第二分支的所述输入时钟信号的一部分由所述电平移位器电路电平移位以产生经电平移位输入时钟信号并且指示所述经电平移位输入时钟信号的信号被提供到所述第二晶体管。所述第一晶体管和所述第二晶体管中的一者为n型晶体管并且另一者为p型晶体管。所述第一晶体管的输出与所述第二晶体管的输出组合以产生输出时钟信号。
164.实例17提供根据实例16所述的开关驱动器电路，其中所述第一晶体管和所述第二晶体管中的每一者包含第一端子(例如，栅极端子)、第二端子(例如，漏极端子)以及第三端子(例如，源极端子)，指示分割到所述第一分支的所述输入时钟信号的所述部分的所述信号被提供到所述第一晶体管的所述第一端子，并且指示所述经电平移位输入时钟信号的所述信号被提供到所述第二晶体管的所述第一端子。
165.实例18提供根据实例17所述的开关驱动器电路，其中所述电平移位器电路包含电容器和电压控制器电路，分割到所述第二分支的所述输入时钟信号的部分配置为施加到所述电容器的第一电容器电极，并且所述电容器的第二电容器电极耦合到所述电压控制器电路的输出和所述第二晶体管的所述第一端子中的每一者。
166.实例19提供根据实例17或18所述的开关驱动器电路，其中所述第一晶体管的所述第二端子耦合到所述第二晶体管的所述第二端子，所述第一晶体管的所述第三端子耦合到第一供电电压，并且所述第二晶体管的所述第三端子耦合到第二供电电压。
167.实例20提供一种制作开关驱动器电路的方法，所述方法包含：提供输入，所述输入配置为接收输入时钟信号；提供输出，所述输出配置为提供输出时钟信号；提供第一晶体管(例如，本公开附图中所展示的晶体管m5)；提供第二晶体管(例如，本公开附图中所展示的晶体管m6)，其中所述第一晶体管和所述第二晶体管中的每一者包含第一端子(例如，栅极端子)和第二端子(例如，漏极端子)，并且其中所述第一晶体管和所述第二晶体管中的一者为p型晶体管(例如，pmos晶体管)并且另一者为n型晶体管(例如，nmos晶体管)；以及提供电平移位器电路，所述电平移位器电路配置为电平移位所述输入时钟信号以产生经电平移位输入时钟信号，其中所述第一晶体管的所述第一端子配置为接收指示所述输入时钟信号的信号，所述第二晶体管的所述第一端子配置为接收指示所述经电平移位输入时钟信号的信号，并且所述第一晶体管的所述第二端子和所述第二晶体管的所述第二端子中的每一者耦合到所述输出(即，所述第一晶体管的所述第二端子耦合到所述第二晶体管的所述第二端子，并且两者均耦合到所述输出)。
168.实例21提供根据实例20所述的方法，其中所述开关驱动器电路为根据实例1至19中任一实例所述的开关驱动器电路。
169.变化形式和实施方案
170.虽然上文参考如图1到16中所展示的例示性实施方案描述本公开的实施例，但所属领域的技术人员将意识到上文所描述的各种教示适用于大量各种各样的其他实施方案。
171.在以上实施例的论述中，系统的组件，诸如例如反相器、电阻器、晶体管和/或其他组件，可容易地代替、替代或以其他方式修改以适应特定电路系统需求。而且，应注意，使用互补电子装置、硬件、软件等提供用于实施与实施一或多个升压开关驱动器相关的本公开的教示的同样可行选项。
172.用于实施如本文中所提出的一或多个升压开关驱动器的各种系统的部件可包含执行本文中所描述的功能的电子电路系统。在一些情形中，系统的一或多个部件可由专门配置用于执行本文中所描述的功能的处理器提供。例如，处理器可包含一或多个应用专用组件，或可包含配置为执行本文中所描述的功能的可编程逻辑门。电路系统可在模拟域、数字域或混合信号域中操作。在一些示例中，处理器可配置为通过执行存储在非暂时性计算机可读存储介质上的一或多个指令来执行本文中所描述的功能。
173.在一些实施例中，附图的任何数目的电路可在相关联电子装置的板上实施。所述板可为通用电路板，所述通用电路板可固持电子装置的内部电子系统的各种组件，并且进一步为其他外围装置提供连接器。更具体来说，所述板可提供电连接，通过所述电连接，系统的其他组件可进行电通讯。任何适合处理器(包含dsp、微处理器、支持芯片组等)、计算机可读非暂时性存储器元件等可基于配置需求、处理命令、计算机设计等适合地耦合到所述板。其他组件(诸如外部存储装置、额外传感器、用于音频/视频显示的控制器以及外围装置)可经由电缆作为插入卡附接到所述板，或集成到所述板本身中。在各种实施例中，本文中所描述的功能性可以仿真形式实施为在以支持这些功能的结构布置的一或多个可配置(例如，可编程)元件内运行的软件或固件。提供仿真的软件或固件可提供于非暂时性计算机可读存储介质上，所述非暂时性计算机可读存储介质包括允许处理器实施那些功能性的指令。
174.在一些实施例中，附图的电路可实施为独立式模块(例如，具有配置为执行特定应用或功能的相关联组件和电路系统的装置)或作为插入模块实施到电子装置的应用专用硬件中。应注意，本公开的实施例可容易地部分或整体包含在芯片上(soc)系统封装中。soc表示将计算机或其他电子系统的组件集成到单个芯片中的ic。其可含有数字、模拟、混合信号以及通常的rf功能：所有这些均可提供于单个芯片衬底上。其他实施例可包含多芯片模块(mcm)，其中多个单独ic位于单个电子封装内并且配置为通过电子封装彼此紧密交互。
175.本文中所概述的所有规格、尺寸以及关系(例如，附图中所展示的升压开关驱动器的组件或其部分的数目等)仅出于示例及教示的目的而提供。此类信息可在不违背本公开的精神或所附权利要求书的范围的情况下有相当大的变化。规格仅适用于一个非限制性实例，且因此其应如此解释。在前述说明中，已参考处理器和/或组件布置描述了示例实施例。可在不违背所附权利要求书的范围的情况下对此类实施例作出各种修改和改变。因此，说明和附图视为具有说明性意义而非限制性意义。
176.应注意，对于本文中所提供的众多实例，可依据两个、三个、四个或更多个电组件来描述交互。然而，这样做仅出于清楚及举例的目的。应了解，系统可以任何适合方式合并。按照类似设计替代方案，附图中所示出的组件、模块以及元件中的任一者可以各种可能的配置组合，所有这些显然均在本公开的广泛范围内。在某些情形中，通过仅参考有限数目的电元件来描述给定的一组流程的功能性中的一或多者可能更容易。应了解，附图的电路及其教示可容易地扩展且可容纳许多组件，以及更复杂或更精密布置和配置。因此，所提供的实例不应限制电路的范围或抑制电路的广泛教示，因为可能应用于无数其他架构。
177.此外，与实施如本文中所提出的一或多个升压开关驱动器相关的功能示出可由附图中示出的系统执行或在附图中示出的系统内执行的可能的功能中的仅一些功能。这些操作中的一些操作可在适当情况下删除或移除，或在不违背本公开的范围的情况下可对这些操作进行相当大的修改或改变。此外，这些操作的计时可能有相当大的变更。已出于示例和论述目的提供前述操作流程。本文中所描述的实施例提供显著灵活性，因为在不违背本公开的教示的情况下可提供任何适合布置、时间表、配置及计时机制。
178.应注意，上文所描述的设备的所有可选特征还可相对于本文中所描述的方法或过程实施，且实例中的细节可在一或多个实施例中的任何地方使用。
179.可向所属领域的技术人员确定众多其他改变、替代、变化、变更以及修改，且本公
开旨在囊括落入所附权利要求书的范围内的所有此类改变、替代、变化、变更以及修改。