一种降低印制电路板电路吸收或发射功率的方法及系统与流程

1.本发明涉及印刷电路领域，尤其涉及一种降低印制电路板电路吸收或发射功率的方法及系统。


背景技术：

2.随着电子科学技术的发展，各种电子设备的电磁环境变得越来越恶劣，印制电路板电路越来越容易受到外界电磁环境的干扰。这就要求提高印制电路板电路的抗干扰性。
3.现有的电路板抗干扰性能较差，降低了电路板的使用的稳定性。


技术实现要素：

4.本发明的目的在于提供一种降低印制电路板电路吸收或发射功率的方法及系统，旨在提高电路板的抗干扰能力，使得电路板运行更加稳定。
5.为实现上述目的，第一方面，本发明提供了一种降低印制电路板电路吸收或发射功率的方法，包括对电路板进行扫描，得到数据图像和各个元件的尺寸；
6.对电路板上的高频元件参数进行优化，并制作低功率电路板；
7.对低功率电路板的电磁辐射场强度分布情况进行测量，得到强干扰区域；
8.在强干扰区域处增加屏蔽层。
9.其中，所述对电路板进行扫描，得到数据图像和各个元件的尺寸的具体步骤是：
10.对电路板进行拍照；
11.对照片进行预处理；
12.将预处理后的图像基于深度神经网络得到的识别模型对电子元件进行识别；
13.对电子元件进行测量并校准后得到各个电子元件的尺寸。
14.其中，所述对电路板上的高频元件参数进行优化，并制作低功率电路板的具体步骤是：
15.获取电路板上的高频电子元件；
16.减小高频电子元件的几何尺寸；
17.增大电路板介质层的介电常数；
18.制作低功率电路板。
19.其中，所述对低功率电路板的电磁辐射场强度分布情况进行测量，得到强干扰区域的具体步骤是：
20.将第一探头和第二探头放置在低功率电路板上进行测量，得到高频电路辐射电磁干扰时域信号；
21.将高频电路辐射电磁干扰时域信号利用盲信号分析方法进行处理分离为单独的共模辐射信号和差模辐射信号；
22.对形成辐射电磁干扰复合场的每个独立电磁辐射源进行重构得到强干扰区域。
23.其中，所述将第一探头和第二探头放置在低功率电路板上进行测量时，所述第一
探头和所述第二探头与电路平面之间的距离相等。
24.其中，所述在强干扰区域处增加屏蔽层的具体步骤是：
25.对强干扰区域进行分割，得到多个子干扰区域；
26.基于子干扰区域设计屏蔽层；
27.将屏蔽层组装到低功率电路板上。
28.第二方面，本发明还提供一种降低印制电路板电路吸收或发射功率的系统，包括：扫描组件、优化组件、电磁辐射强度检测组件和组装组件，
29.所述扫描组件，用于对电路板进行扫描以生成数据图像和各个元件的尺寸；
30.所述优化组件，用于对电路板上的高频元件参数进行优化；
31.所述电磁辐射强度检测组件，用于对低功率电路板的电磁辐射场强度分布情况进行测量，得到强干扰区域；
32.所述组装组件，用于在强干扰区域处增加屏蔽层。
33.本发明的一种降低印制电路板电路吸收或发射功率的方法及系统，包括对电路板进行扫描，得到数据图像和各个元件的尺寸；对电路板上的高频元件参数进行优化，并制作低功率电路板；对低功率电路板的电磁辐射场强度分布情况进行测量，得到强干扰区域；在强干扰区域处增加屏蔽层。通过上述方式首先可以对电路板上的元件的发射频率进行降低，从而可以首先降低对邻近元器件的电磁干扰，然后通过测量改善后的电路板上的电磁分布情况，从而可以找到干扰强的区域，然后可以在这些区域分别安装屏蔽层，以进一步提高抗电磁干扰的能力。
附图说明
34.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
35.图1是本发明的一种降低印制电路板电路吸收或发射功率的方法的流程图。
36.图2是本发明的对电路板进行扫描，得到数据图像和各个元件的尺寸的流程图。
37.图3是本发明的对电路板上的高频元件参数进行优化，并制作低功率电路板的流程图。
38.图4是本发明的对低功率电路板的电磁辐射场强度分布情况进行测量，得到强干扰区域的流程图。
39.图5是本发明的在强干扰区域处增加屏蔽层的流程图。
40.图6是本发明的将预处理后的图像基于深度神经网络得到的识别模型对电子元件进行识别的流程图。
41.图7是本发明的对电子元件进行测量并校准后得到各个电子元件的尺寸的流程图。
具体实施方式
42.下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终
相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
43.请参阅图1～图7，第一方面，本发明提供一种降低印制电路板电路吸收或发射功率的方法，包括：
44.s101对电路板进行扫描，得到数据图像和各个元件的尺寸；
45.具体步骤是：
46.s201对电路板进行拍照；
47.采用高精度摄像机对电路板进行拍照，最好是正向拍照以降低拍照时产生的畸变，从而提高后期图像处理的精度。
48.s202对照片进行预处理；
49.对拍照后的照片进行处理，处理的过程包括将图片灰度化，去噪点等等，便于后期对处理后的图像进行识别。
50.s203将预处理后的图像基于深度神经网络得到的识别模型对电子元件进行识别；
51.为了便于自动化的处理，可以采用计算机视觉技术自动对电子元件进行识别，由于电路板上的电子元件形状都很规整，从而可以方便地进行识别。
52.具体步骤是：
53.s601将样本库中的电子元件输入深度神经网络中进行训练，得到识别模型；
54.样本库中存储有现有的元件图片的数据库，从而可以基于这些图片对深度神经网络进行训练以得到相应的识别模型。
55.s602将预处理后的图像通过识别模型进行识别。
56.将经过上述步骤处理后的图像进行识别，从而可以得到相应的电子元件种类。
57.s204对电子元件进行测量并校准后得到各个电子元件的尺寸。
58.具体步骤是：
59.s701对电子元件进行测量；
60.对图像中的电子元件尺寸进行测量。
61.s702基于拍照参数对电子元件进行校准。
62.在拍照时，摄像机的位置会对测量的准确值产生影响，因此可以读取拍摄时摄像机的拍照参数对测量值进行修正。
63.s102对电路板上的高频元件参数进行优化，并制作低功率电路板；
64.具体步骤是：
65.s301获取电路板上的高频电子元件；
66.高频电子元件主要是射频元件，比如天线。
67.s302减小高频电子元件的几何尺寸；
68.可以通过减小天线的微带线的高度，胡总恶化印制线的厚度和宽度。
69.s303增大电路板介质层的介电常数；
70.这里的介质层是用来保持线路及各层之间的绝缘性的板子，俗称为基材，增加介电常数，可以增强板子保持电荷的能力，可以有效降低印制电路板电路的吸收或发射功率。
71.s304制作低功率电路板。
72.将经过改进后的电子元件重新和其他元件组装，从而可以得到低功率电路板。
73.s103对低功率电路板的电磁辐射场强度分布情况进行测量，得到强干扰区域；
74.具体步骤是：
75.s401将第一探头和第二探头放置在低功率电路板上进行测量，得到高频电路辐射电磁干扰时域信号；
76.将第一探头和第二探头与双踪示波器的第一通道和第二通道分别相连，其中第一探头和第二探头型号相同，且两个同为电场探头或者同为磁场探头。
77.将第一探头和第二探头分别放置在高频电路附近进行n次测量，并从双踪示波器中获得高频电路辐射emi时域信号；其中，测量次数n与待测高频电路中辐射电磁干扰源个数有关，对于高频电路，n＝4或n＝5，并且每次测量时上述两探头与电路平面之间的距离相等，此外，任意两次测量时两探头所处的位置不能完全相同，同时需要将相关度较差的处理结果舍去。
78.s402将高频电路辐射电磁干扰时域信号利用盲信号分析方法进行处理分离为单独的共模辐射信号和差模辐射信号；
79.盲信号分析方法是指盲信号分离，指的是从多个观测到的混合信号中分析出没有观测的原始信号。通常观测到的混合信号来自多个传感器的输出，并且传感器的输出信号独立性(线性不相关)。
80.把测量结果进行比较，如果某辐射干扰源由第一探头测量结果大于第二探头测量结果，则说明该辐射干扰源的辐射特征以共模辐射为主；如果某辐射干扰源由第一探头测量结果大于第二探头测量结果，则说明该辐射干扰源的辐射特征以差模辐射为主，如果某辐射干扰源由第一探头测量结果和第二探头测量结果相差不大，且都比较突出，则说明该辐射源既是共模源又是差模源，如果某辐射干扰源由第一探头测量结果和第二探头测量结果都明显较小，则说明该位置不属于辐射源。
81.s403对形成辐射电磁干扰复合场的每个独立电磁辐射源进行重构得到强干扰区域。
82.重构就可以得到独立的干扰源，从而可以基于这些独立的干扰源和设置的干扰阈值，将超过干扰阈值的区域设置为强干扰区域。
83.s104在强干扰区域处增加屏蔽层。
84.具体步骤是：
85.s501对强干扰区域进行分割，得到多个子干扰区域；
86.为了更好地对屏蔽层进行设计和安装，可以对强干扰区域进行分割。
87.s502基于子干扰区域设计屏蔽层；
88.基于各个分割的子干扰区域设置屏蔽层，所述屏蔽层由具有导电性的金属薄片制成。
89.s503将屏蔽层组装到低功率电路板上。
90.将屏蔽层通过粘接的方式可以安装到低功率电路板上。
91.本发明的一种
92.第二方面，本发明还提供一种降低印制电路板电路吸收或发射功率的系统，包括：扫描组件、优化组件、电磁辐射强度检测组件和组装组件，
93.所述扫描组件，用于对电路板进行扫描以生成数据图像和各个元件的尺寸；
94.所述优化组件，用于对电路板上的高频元件参数进行优化；
95.所述电磁辐射强度检测组件，用于对低功率电路板的电磁辐射场强度分布情况进行测量，得到强干扰区域；
96.所述组装组件，用于在强干扰区域处增加屏蔽层。
97.本发明的一种降低印制电路板电路吸收或发射功率的方法及系统，包括对电路板进行扫描，得到数据图像和各个元件的尺寸；对电路板上的高频元件参数进行优化，并制作低功率电路板；对低功率电路板的电磁辐射场强度分布情况进行测量，得到强干扰区域；在强干扰区域处增加屏蔽层。通过上述方式首先可以对电路板上的元件的发射频率进行降低，从而可以首先降低对邻近元器件的电磁干扰，然后通过测量改善后的电路板上的电磁分布情况，从而可以找到干扰强的区域，然后可以在这些区域分别安装屏蔽层，以进一步提高抗电磁干扰的能力。
98.以上所揭露的仅为本发明一种较佳实施例而已，当然不能以此来限定本发明之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于发明所涵盖的范围。