一种基于二次注入及数字锁频环的快速启动晶体振荡器

1.本发明涉及一种基于二次注入及数字锁频环的快速启动晶体振荡器，属于时钟生成技术领域。


背景技术：

2.振荡器作为一种能量转化装置，可以在没有输入信号控制的条件下通过正反馈将直流电能转化为拥有特定频率的交流电能，为其他电路提供时钟信号。
3.石英晶体具有其固有频率，当施加在石英晶体两端的交变电压频率等于其固有频率时，产生谐振现象，晶振内部电流剧烈增强，石英晶体振荡器正是利用该原理制成的电子器件。石英晶体振荡器频率稳定度可以很轻松低于10-8
的数量级。由于其频率稳定性高这一特点，石英晶体振荡器广泛应用于卫星导航、广播电视、移动通信、雷达等需要计时的电子仪器。
4.晶体振荡器的高频率稳定度源于石英晶体的高质量因数，但高质量因数导致能量筛选严格，从而导致其起振缓慢，晶振的启动时间通常为毫秒级别。晶体振荡器用于提供所有无线系统中高频合成所需的精确时钟，为了降低平均功耗，此类系统在很短的时间内开启，并在大多数情况下关闭，这类系统往往需要频繁地启动晶体振荡器；在这种情况下，虽然石英晶体的高质量因数有利于获得优异的频率稳定性，但也会导致晶体振荡器启动过程的较高的能量损耗。
5.为了减少启动时间，普遍采用增加启动时晶体谐振器内部的初始噪声能量的能量注入法，振荡器原理是从初始噪声中选频放大谐振频率的噪声信号，而能量注入法使晶体内部初始能量增大，因此快速起振。


技术实现要素：

6.本发明提出了一种基于二次注入及数字锁频环的快速启动晶体振荡器，目的在于提升现有晶体振荡器的启动速度。采用自动频率校准技术，实现第二次能量注入时注入信号频率的准确性；同时自动频率校准过程中，采用数字锁频环dfll技术，在降低系统复杂度和功耗的同时保证了注入信号频率的准确性。
7.本发明是通过如下技术方案实现的：
8.所述一种基于二次注入及数字锁频环的快速启动晶体振荡器，包括晶体振荡器xto、数字锁频环dfll(鉴频器fd、逐次逼近逻辑电路sar、环形流控振荡器ring ico)、三态门tsg、分频器以及数字控制模块；
9.其中，晶体振荡器xto为皮尔斯结构三点放大器，通过低压静态cmos实现，用以降低系统的整体功耗；
10.其中，数字锁频环电路dfll，又称为自动频率控制环路，包括环形流控振荡器ring ico、鉴频器fd以及逐次逼近逻辑电路sar；
11.其中，鉴频器fd通过静态cmos数字寄存器实现；
12.其中，逐次逼近逻辑电路sar由数字门电路及寄存器实现；
13.其中，环形流控振荡器ring ico为三级环形流控振荡器，由7bit开关电流镜和三级级联的数字反相器链构成；
14.其中，三态门tsg通过静态cmos数字逻辑电路实现。
15.其中，分频器通过静态cmos数字寄存器电路实现。
16.所述基于二次注入及数字锁频环的快速启动晶体振荡器中各模块的连接关系如下：
17.晶体振荡器xto通过8分频器与数字锁频环dfll参考频率输入端相连，数字锁频环dfll输出端与16分频器相连，16分频器与三态门tsg相连，三态门tsg与晶体振荡器xto中的晶体谐振器xtal两端x1、x2相连，数字控制模块与三态门tsg、数字锁频环dfll相连。
18.数字锁频环dfll中的环形流控振荡器ring ico与鉴频器fd相连，鉴频器fd与逐次逼近逻辑电路sar相连，逐次逼近逻辑电路sar与环形流控振荡器ring ico相连，数字控制模块与鉴频器fd、逐次逼近逻辑电路sar、环形流控振荡器ring ico相连。
19.所述基于二次注入及数字锁频环的快速启动晶体振荡器依托的设计过程，包括环形流控振荡器ring ico第一次向晶体谐振器xtal注入能量、数字锁频环dfll频率跟踪、环形流控振荡器ring ico第二次向晶体谐振器xtal注入能量；
20.具体包括如下步骤：
21.步骤一、环形流控振荡器ring ico第一次向晶体谐振器xtal注入能量，具体又包括如下子步骤：
22.步骤1.1在启动信号start和复位信号nrst的作用下，数字控制模块各输出信号复位，环形流控振荡器ring ico在数字控制模块控制下开始工作，逐次逼近逻辑电路输出初始控制字，环形流控振荡器ring ico在初始控制字的控制下输出信号s1，信号s1经过16分频器后产生接近晶体谐振器xtal谐振频率的信号s3；
23.此时，三态门tsg在数字控制模块的控制下处于导通状态，信号s3通过三态门传输到晶体谐振器xtal两端x1、x2；
24.步骤1.2晶体振荡器xto在信号s3的作用下输出与s3频率相同的信号s2，将此信号s2作为数字控制模块的时钟信号；
25.步骤1.3完成第一次能量注入后，三态门tsg在数字控制模块的时间逻辑控制下切换为高阻态，环形流控振荡器ring ico与晶体振荡器xto断开连接，晶体振荡器xto输出幅值较小、相位噪声相对较高但频率较稳定的信号x2，经中频放大器后，得到满幅的、相位噪声相对较高的、稳定的时钟信号s2；
26.步骤二、数字锁频环dfll频率跟踪，具体包括如下子步骤：
27.步骤2.1晶体振荡器xto在第一次注入能量后输出幅值较小、相位噪声相对较高但频率较稳定的信号x2，此信号通过中频放大器放大、分频器8分频后产生信号s4，信号s4输入到数字锁频环dfll中作为鉴频器fd的参考频率；
28.此时，数字锁频环dfll在数字控制模块的控制下进入工作状态，逐次逼近逻辑电路输出初始化控制字，控制环形流控振荡器ring ico输出初始化信号s1；
29.步骤2.2鉴频器fd通过其内部的计数器和锁存器计算并输出一个标准周期内环形流控振荡器ring ico输出信号s1的周期数y《7:0》，将周期数y《7:0》输入到逐次逼近逻辑电
路sar内与预设的标准周期数进行比较；
30.在参考信号s4的控制下鉴频器fd与逐次逼近逻辑电路sar交替工作，逐位确定逐次逻辑逼近电路sar输出的数字控制字d《6:0》；
31.步骤2.3在逐次逻辑逼近电路sar数字控制字d《6:0》作用下，环形流控振荡器输出频率逐步逼近期望输出频率(192mhz)；
32.完成频率锁定后，在数字控制模块的控制下，逐次逻辑逼近电路sar的输出数字控制字d《6:0》锁定，环形流控振荡器ring ico输出信号s1频率锁定；
33.步骤三、环形流控振荡器ring ico第二次向晶体谐振器xtal注入能量，具体包括如下子步骤：
34.步骤3.1三态门tsg在数字控制模块的控制下处于导通状态，环形流控振荡器ring ico输出信号s1通过16分频器后产生信号s3，信号s3通过三态门传输到晶体谐振器xtal两端x1和x2处，将能量注入晶体谐振器xtal内；
35.步骤3.2通过数字控制模块控制第二次能量注入时间，第二次能量注入完成后，三态门tsg切换至高阻状态，数字锁频环dfll结束工作状态，鉴频器fd、逐次逼近逻辑电路sar、环形流控振荡器ring ico停止工作并将输出复位至低电位，晶体振荡器xto完成快速启动，输出高稳定、低相位噪声信号s2。
36.有益效果
37.一种基于二次注入及数字锁频环的快速启动晶体振荡器，与现有晶体振荡器设计方法相比，具有以下有益效果：
38.1.晶体振荡器xto采用皮尔斯结构三点放大器，通过低压静态cmos实现，降低了系统的整体功耗；
39.2.二次注入技术采用自动频率校准技术，可以显著地使信号频率接近石英晶体谐振器xtal谐振频率，有效地提高了注入能量注入效率；
40.3.自动频率校准技术采用数字锁频环dfll技术，数字锁频环dfll是数字化、低功耗、低成本实现，且工作在极低占空比的间隙式工作模式下，能够在满足频率误差要求的前提下减小芯片开销、系统复杂度与功耗；
41.4.采用二次注入技术及数字锁频环技术的晶体振荡器，相比一次能量注入技术可以显著增加晶体谐振器内的初始能量，有效地减小石英晶体振荡器启动时间；将启动时间从ms级优化到μs级；
42.5.采用7bit开关电流镜和三级环形振荡器结构的流控振荡器可以将环形振荡器输出频率误差缩减到最大频率范围的1/128。
附图说明
43.图1是本发明一种基于二次注入及数字锁频环的快速启动晶体振荡器的系统框图；
44.图2是本发明一种基于二次注入及数字锁频环的快速启动晶体振荡器中晶体振荡器xto电路结构图；
45.图3是本发明一种基于二次注入及数字锁频环的快速启动晶体振荡器中数字锁频环dfll电路结构图；
46.图4是本发明一种基于二次注入及数字锁频环的快速启动晶体振荡器中7bit开关电流镜电路结构图；
47.图5是本发明一种基于二次注入及数字锁频环的快速启动晶体振荡器中三级环形振荡器电路结构图；
48.图6是本发明一种基于二次注入及数字锁频环的快速启动晶体振荡器中三态门tsg电路结构图；
49.图7是本发明一种基于二次注入及数字锁频环的快速启动晶体振荡器中晶体注入能量时等效动态支路的电流示意图；
50.图8是本发明一种基于二次注入及数字锁频环的快速启动晶体振荡器中数字锁频环dfll输出频率锁定时间图；
51.图9是本发明一种基于二次注入及数字锁频环的快速启动晶体振荡器中晶体振荡器xto输出信号时间图；
52.图10是本发明一种基于二次注入及数字锁频环的快速启动晶体振荡器中无快启模块的晶体谐振器xtal两端x1、x2信号时间图；
53.图11是本发明一种基于二次注入及数字锁频环的快速启动晶体振荡器中有快启模块的晶体谐振器xtal两端x1、x2信号时间图；
54.图12是本发明一种基于二次注入及数字锁频环的快速启动晶体振荡器中晶体振荡器xto输出信号的相位噪声图；
具体实施方式
55.下面结合实施例及附图中对本发明一种基于二次注入及数字锁频环的快速启动晶体振荡器依托系统的各电路模块及工作过程做进一步说明和详细描述。
56.实施例1
57.一种基于二次注入及数字锁频环的快速启动晶体振荡器可以应用于需要快速提供参考时钟的电路，降低电路的整体功耗。
58.本发明框图如图1所示，所述基于二次注入及数字锁频环的快速启动晶体振荡器，主要包括晶体振荡器xto、数字锁频环dfll(鉴频器fd、逐次逼近逻辑电路sar、环形流控振荡器ring ico)、三态门tsg、分频器以及数字控制模块。
59.其中，晶体振荡器xto为皮尔斯结构三点放大器，通过低压静态cmos实现，用以降低系统的整体功耗；
60.其中，数字锁频环电路dfll，又称为自动频率控制环路，包括环形流控振荡器ring ico、鉴频器fd以及逐次逼近逻辑电路sar；
61.其中，鉴频器fd通过静态cmos数字寄存器实现；
62.其中，逐次逼近逻辑电路sar由数字门电路及寄存器实现；
63.其中，环形流控振荡器ring ico为三级环形流控振荡器，由7bit开关电流镜和三级级联的数字反相器链构成；
64.其中，三态门tsg通过静态cmos数字逻辑电路实现。
65.其中，分频器通过静态cmos数字寄存器电路实现。
66.所述基于二次注入及数字锁频环的快速启动晶体振荡器中各模块的连接关系如
下：
67.晶体振荡器xto通过8分频器与数字锁频环dfll参考频率输入端相连，数字锁频环dfll输出端与16分频器相连，16分频器与三态门tsg相连，三态门tsg与晶体振荡器xto中的晶体谐振器xtal两端x1、x2相连，数字控制模块与三态门tsg、数字锁频环dfll相连。数字锁频环dfll中的环形流控振荡器ring ico与鉴频器fd相连，鉴频器fd与逐次逼近逻辑电路sar相连，逐次逼近逻辑电路sar与环形流控振荡器ring ico相连，数字控制模块与鉴频器fd、逐次逼近逻辑电路sar、环形流控振荡器ring ico相连。
68.所述基于二次注入技术及数字锁频环依托的设计过程，包括环形流控振荡器ring ico第一次向晶体谐振器xtal注入能量、数字锁频环dfll频率跟踪、环形流控振荡器ring ico第二次向晶体谐振器xtal注入能量；
69.具体包括如下步骤：
70.步骤a、环形流控振荡器ring ico第一次向晶体谐振器xtal注入能量，具体又包括如下子步骤：
71.步骤a.1在启动信号start和复位信号nrst的作用下，数字控制模块各输出信号复位，环形流控振荡器ring ico在数字控制模块控制下开始工作，逐次逼近逻辑电路输出初始控制字，环形流控振荡器ring ico在初始控制字的控制下输出信号s1，信号s1经过16分频器后产生接近晶体谐振器xtal谐振频率的信号s3；
72.具体到本实施例，信号s1频率为201.784mhz(标准频率为192mhz)，信号s3频率为12.6115mhz，与晶体谐振器谐振频率12mhz误差小于10％；
73.此时，三态门tsg在数字控制模块的控制下处于导通状态，信号s3通过三态门传输到晶体谐振器xtal两端x1、x2；
74.步骤a.2晶体振荡器xto在信号s3的作用下输出与s3频率相同的信号s2，将此信号s2作为数字控制模块的时钟信号；
75.步骤a.3完成第一次能量注入后，三态门tsg在数字控制模块的时间逻辑控制下切换为高阻态，环形流控振荡器ring ico与晶体振荡器xto断开连接，晶体振荡器xto输出幅值较小、相位噪声相对较高但频率较稳定的信号x2，经中频放大器后，得到满幅的、相位噪声相对较高的、稳定的时钟信号s2；
76.具体到本实施例，信号s2的频率为11.9999mhz；
77.步骤b、数字锁频环dfll频率跟踪，具体包括如下子步骤：
78.步骤b.1晶体振荡器xto在第一次注入能量后输出幅值较小、相位噪声相对较高但频率较稳定的信号x2，此信号通过中频放大器放大、分频器8分频器后产生信号s4，信号s4输入到数字锁频环dfll中作为鉴频器fd的参考频率；
79.此时，数字锁频环dfll在数字控制模块的控制下进入工作状态，逐次逼近逻辑电路输出初始化控制字，控制环形流控振荡器ring ico输出初始化信号s1；
80.具体到本实施例，信号s1中心频率为192mhz、最大频率范围为0到400mhz，信号s4频率为1.5mhz；
81.步骤b.2鉴频器fd通过其内部的计数器和锁存器计算并输出一个标准周期内环形流控振荡器ring ico输出信号s1的周期数y《7:0》，将周期数y《7:0》输入到逐次逼近逻辑电路sar内与预设的标准周期数进行比较；
82.具体到本实施例，参考信号s4频率为1.5mhz，信号s1目标频率为192mhz，因此标准周期数为128；
83.在参考信号s4的控制下鉴频器fd与逐次逼近逻辑电路sar交替工作，逐位确定逐次逻辑逼近电路sar输出的数字控制字d《6:0》；
84.步骤b.3在逐次逻辑逼近电路sar数字控制字d《6:0》作用下，环形流控振荡器输出频率接近期望输出频率(192mhz)；
85.完成频率锁定后，在数字控制模块的控制下，逐次逻辑逼近电路sar的输出数字控制字d《6:0》锁定，环形流控振荡器ring ico输出信号s1频率锁定；
86.具体到本实施例，信号s1的频率为191.12mhz；
87.步骤c、环形流控振荡器ring ico第二次向晶体谐振器xtal注入能量，具体包括如下子步骤：
88.步骤c.1三态门tsg在数字控制模块的控制下处于导通状态，环形流控振荡器ring ico输出信号s1首先经过16分频产生信号s3，信号s3再通过三态门传输到晶体谐振器xtal两端x1和x2处，将能量注入晶体谐振器xtal内；
89.具体到本实施例，信号s3的频率为11.945mhz，与标准频率12mhz误差约为0.46％；
90.步骤c.2通过数字控制模块控制第二次能量注入时间，第二次能量注入完成后，三态门tsg切换至高阻状态，数字锁频环dfll结束工作状态，鉴频器fd、逐次逼近逻辑电路sar、环形流控振荡器ring ico停止工作并将输出复位至低电位，晶体振荡器xto完成快速启动，输出高稳定、低相位噪声信号s2。
91.具体到本实施例，输出信号s2的频率为12.0005mhz，相比晶体谐振器xtal的谐振频率12mhz，频率误差小于0.05
‰
，相位噪声在1khz频偏处大约为-125dbc/hz。
92.实施例2
93.晶体振荡器xto如图2所示，为皮尔斯三点式结构，由mos管、电阻及电容构成。其中ib为标准参考电流，m9、m8、m
10
构成简单mos电流镜，m2、m3、m4、m5构成低压共源共栅电流镜，为核心放大管m1提供电流，m6、m7为低压共源共栅电流镜的共栅端提供偏置电压；cc、rc、m
12
、m
11
共同构成中频放大器，cc滤除m1漏端电压的直流值，rc、m
12
、m
11
重新为输出电压确定直流偏置；晶体模型xtal、电容c1、c2、电阻rosc设置在芯片外，由管脚x1、x2接入芯片，电容器c1、c2与石英晶体xtal一起构成选频网络,反馈电阻rosc使晶振核心管m1栅端和漏端直流电压相同，从而形成直流工作点。
94.数字锁频环dfll如图3所示，由鉴频器fd、逐次逼近逻辑电路sar以及环形流控振荡器ring ico共同组成，其中逐次逼近逻辑电路sar采用硬件可编程语言实现，由数字门电路和寄存器构成，故在图3仅以框图显示。鉴频器fd与逐次逼近逻辑电路sar之间除了传输8bit周期数y《7:0》之外，鉴频器fd还要为逐次逼近逻辑电路sar提供使能信号en，逐次逼近逻辑电路sar要给鉴频器fd反馈校正结束标志信号trig。同时逐次逼近逻辑电路的工作时钟由信号s4延时90
°
得到；90
°
的相移可从数字2分频中取得。
95.环形流控振荡器ring ico中的7bit开关电流镜如图4所示，nmos管m6、m5…
m0的w/l比例为64：32：
…
：2：1，因此通过电流的比例也为64：32：
…
：2：1。d6～d0分别控制七路电流的导通或断开，设m7管与m6管的w/l相同，通过的电流为64i，当d6～d0＝0000000时，开关全部断开，电流大小为0；当d6～d0＝1111111时，开关全部导通，电流大小为127i；电流最小精度
为i，由此实现二进制数到电流大小的线性转化。
96.环形流控振荡器中的三级环形振荡器如图5所示，ib为参考电流，m7、m9、m
11
、m
13
、m
15
管构成一组nmos下拉电流镜，m8、m
10
、m
12
、m
14
管构成一组互补的pmos上灌电流镜，对应的nmos管的w/l相同，对应的pmos管的w/l相同，以提高匹配性；三级反相器中的nmos管和pmos管的l相同，w比例约为2/3,目的是提高电平转换的对称性。若每级反相器的等效寄生电容为c
l
，电源电压为v
dd
，电流源为ib，则三级环形振荡器输出频率为：
97.f
osc
＝ib/(3c
lvdd
)
98.输出频率f
osc
与电流ib成正比，由此实现由电流大小到输出频率的线性转化，环形流控振荡器实现二进制数到输出频率的线性转化。由于数字鉴频器计数存在误差，数字锁频环输出信号s1与标准频率192mhz误差小于等于1mhz，经过16分频器后产生的信号s4与石英晶体谐振频率12mhz间误差最大为0.0625mhz，约等于0.5％。
99.三态门tsg如图6所示，由cmos管构成；en为高时，m1管导通、m2管截止，m3管截止、m4管导通，此时三态门相当于两级反相器相连，输出信号out等于输入信号in；en为低时，m2管导通、m8管截止，m3管导通、m7管截止，此时三态门输出态为高阻。其中m7、m8管为输出级，连接在晶体谐振器两端；为了驱动20pf的负载电容，需要提高mos管的宽长比，但提高宽长比的同时会提高mos管漏电能力，因此需要平衡驱动能力和漏电能力以确定mos管宽长比取值。
100.晶体注入能量时支路电流随时间变化关系如图7所示，当注入信号频率为ωi，幅度为vi，石英晶体固有频率为ωs，等效动态电感为ls时，推导得到电流随时间变化公式为：
[0101][0102]
由于输入频率不等于固有频率，电流在频率fs变化的基础上，包络也会呈现正弦变化，包络的变化频率为|f
s-fi|/2，因此电流包络每隔1/|f
s-fi|会产生一个零点，此零点处石英晶体注入的能量被抵消为零，如果在此时停止注入能量，并不能起到增大初始噪声能量的作用。由图可知，能量注入时间为1/(2|f
s-fi|)时,电流包络幅值达到最大值。本实例中，第二次注入的频率误差为0.5％(0.06mhz)，注入时间应大约为8.34μs或其奇数倍，取8μs；第一次注入的频率误差小于10％(1.2mhz)，注入时间大约为0.5μs或其奇数倍，取1.5μs。
[0103]
数字锁频环dfll频率锁定过程中环形流控振荡器输出信号如图8所示，注入频率经过自动频率校准后锁定到11.945mhz，与固有频率误差小于0.5％；每个周期约为1.334μs(＝2/(1.5mhz))，其中前0.667μs鉴频器fd工作，输出周期数y《7:0》，后0.667μs逐次逼近逻辑电路sar工作，输出控制字d《6:0》；数字锁频环dfll每个周期确定一位输出控制字dn，控制字d《6:0》逐位确定一共需要七个周期，因此数字锁频环dfll需要9.334μs完成自动频率校准，因此图8的校正时间从2.1μs持续到11.5μs；
[0104]
图9显示了二次注入过程中晶体振荡器输出信号仿真结果。在电路验证中，晶体谐振器的固有频率为12mhz；第一次注入时晶体振荡器xto输出信号s2受注入信号s3控制，输出频率为12.6115mhz；自动频率校准阶段三态门呈现高阻态，晶体振荡器独自工作，输出频率为11.9999mhz；第二次注入后，晶体振荡器输出频率为12.0005mhz，采用二次注入技术及数字锁频环技术的晶体振荡器启动时间小于30μs。
[0105]
图10、图11分别显示了无快启模块的晶体谐振器xtal两端x1、x2电压仿真结果、有快启模块的晶体谐振器xtal两端x1、x2电压仿真结果。通过对比仿真结果，无快启模块的晶
体振荡器起振时间约为2ms，加入快启模块的晶体振荡器起振时间小于30μs。
[0106]
晶体振荡器xto输出信号相位噪声如图12所示，仿真结果表明，相位噪声在100hz频偏处小于-112dbc/hz，在1khz频偏处大约为-125dbc/hz。
[0107]
以上所述为本发明的较佳实施例而已，本发明不应该局限于该实施例和附图所公开的内容。凡是不脱离本发明所公开的精神下完成的等效或修改，都落入本发明保护的范围。