一种用于DDR5抑制串扰的布线结构及PCB电路的制作方法

一种用于ddr5抑制串扰的布线结构及pcb电路
技术领域
1.本实用新型涉及电子领域，尤其涉及一种用于ddr5抑制串扰的布线结构及pcb电路。


背景技术：

2.随着5g、ai、自动驾驶等一些先进的技术出现，对服务器处理数据的速度越来越高。现在的ddr4的访问速率以及容量已经满足不了要求，需要用到jedec最新推出的ddr5标准。ddr5的访问速率达到6400mt/s，单颗粒存储密度达到64gb，以及出线密度更大等特点。所以未来单板的走线更密，速率更高，串扰更大等问题，进而影响到信号质量，使得整个系统工作受到影响。
3.对于高速、高密度布线，现有方法主要是通过增加线间距、降低耦合长度、减少信号走线阻抗、加防护线等方法去减少串扰的。
4.如图1所示，目前的走线结构中，芯片下面从焊球之间扇出的走线为两条平行的传输线，当前在进行高速密集走线时，由于其串扰特别大导致系统不可靠，为使串扰减少，需要减少叠层厚度或者增加pcb板的面积，导致传输线间距变大，单位面积走线变小。因此需要一种更加优化方案来减少高速、高密集布线引起的串扰问题。
5.在此背景下提取全新的抑制串扰的方法。


技术实现要素：

6.本实用新型主要思想是高速信号走线的窜扰由两部分组成：容性串扰和感性串扰。而远端串扰的容性串扰和感性串扰相位正好相反，通过这一特点，调整远端的容性串扰和感性串扰的量级，使他们的绝对值相等，正好使他们相互抵消，没有远端串扰。
7.本实用新型实施方法是在不影响pcb面积的前提下在传输线上增加凸起，并且在增加凸起的地方要使走线变细，使得走线的阻抗和原来的阻抗一致，使得传输线的容性串扰变大，进而抵消感性串扰，从而使得负载端的串扰最小。上述凸起可以是矩形、半圆形、以及其它的任意形状，其原理是相同的。
8.本实用新型主要创新点通过容性串扰和感性串扰相消的原理去抑制远端串扰。
9.为解决上述技术问题，本实用新型提出的技术方案为：
10.一种用于ddr5抑制串扰的布线结构，包括平行设置的第一传输线和第二传输线，所述第一传输线背向第二传输线的一侧以及第二传输线背向第一传输线的一侧分别间隙设有异形凸起，所述第一传输线的异形凸起和第二传输线的异形凸起对称布置，所述异形凸起的顶部为平面且两侧为弧面。
11.优选地，相邻异形凸起的弧面平滑连接形成凹槽。
12.优选地，所述凹槽为圆弧槽。
13.优选地，所述第一传输线和第二传输线的宽度为0.05mm～0.15mm，所述圆弧槽的圆心高度为0.3mm～0.4mm，圆心间隙为0.8mm～1.2mm，圆弧半径为0.35mm～0.38mm，弧长为
0.55mm～0.59mm。
14.优选地，所述异形凸起具体设置于第一传输线上与第二传输线间距小于3倍第一传输线的线宽的位置，以及设置于第二传输线上与第一传输线间距小于3倍第二传输线的线宽的位置。
15.本实用新型还提出一种pcb电路，包括pcb板和设置于pcb板上的布线结构，所述布线结构为任一所述的用于ddr5抑制串扰的布线结构。
16.与现有技术相比，本实用新型的优点在于：
17.本实用新型在平行设置的第一传输线和第二传输线的相背侧分别增加异形凸起来减少负载端的串扰，异形凸起的顶部为平面且两侧为弧面，该结构在增加相同的容性串扰量时所要占用的空间更小，使得pcb板单位面积的走线更加密集，同时串扰也不会增加，从而使得整个系统可靠工作，体积变小，节省系统成本。
附图说明
18.图1为现有技术中的布线结构示意图。
19.图2为本实用新型实施例的布线结构示意图。
20.图3为本实用新型实施例中第一传输线以及第二传输线上异形凸起的示意图。
21.图4为相同的空间下不同的形状各自达到最优串扰情况的曲线图。
22.图例说明：1-第一传输线、2-第二传输线、3-异形凸起、4-凹槽。
具体实施方式
23.以下结合说明书附图和具体优选的实施例对本实用新型作进一步描述，但并不因此而限制本实用新型的保护范围。
24.我们发现在负载端容性串扰为正，感性串扰为负，且感性串扰的绝对值比容性串扰大，负载端的总串扰为容性串扰与感性串扰相减，总串扰为负。本实用新型的思想就是在有串扰的传输线上增加异形结构，使得传输线的容性串扰变大，进而抵消感性串扰，使得负载端的总串扰变小。
25.如图2所示，本实施例提出一种用于ddr5抑制串扰的布线结构，包括平行设置的第一传输线1和第二传输线2，所述第一传输线1背向第二传输线2的一侧以及第二传输线2背向第一传输线1的一侧分别间隙设有异形凸起3，所述第一传输线1的异形凸起3和第二传输线1的异形凸起3对称布置，本实施例的异形凸起3的顶部为平面且两侧为弧面，使得单位面积的走线更加密集。如图4所示，通过比较在相同的空间下不同的形状各自达到最优串扰情况可知，在增加相同的容性串扰量时要比矩形、梯形等其它形状占用空间更小。
26.如图3所示，本实施例中，第一传输线1和第二传输线2上相邻异形凸起3的弧面平滑连接形成凹槽4，改善了信号串扰的抑制效果，同时便于加工。
27.通过仿真优化可以调整凹槽4的形状使得负载端的串扰最小，此时所述凹槽4为圆弧槽，所述第一传输线1和第二传输线2的宽度为0.05mm～0.15mm，优选0.1mm，所述圆弧槽的圆心高度为0.3mm～0.4mm，优选0.35mm，圆心间隙为0.8mm～1.2mm，优选1mm，圆弧半径为0.35mm～0.38mm，优选0.368mm，弧长为0.55mm～0.59mm，优选0.578mm。
28.本实施例中，所述异形凸起3具体设置于第一传输线1上与第二传输线2间距小于3
倍第一传输线1的线宽的位置，以及设置于第二传输线2上与第一传输线1间距小于3倍第二传输线2的线宽的位置，第一传输线1上与第二传输线2间距大于3倍线宽的位置以及第二传输线2上与第一传输线1间距大于3倍线宽的位置均不设置异形凸起3，既能确保负载端的串扰最小，也能避免异形凸起3分布过多导致本实施例的布线结构制造成本增加。
29.本实施例中，若第一传输线1设置异形凸起3的位置与第二传输线2设置异形凸起3的位置之间的间距为a1，第一传输线1未设置异形凸起3的位置与第二传输线2未设置异形凸起3的位置之间的间距为a2，则a1小于a2，即在增加异形凸起3的地方使走线变细，从而确保本实施例的布线结构中增加异形凸起3的部分的阻抗和未增加异形凸起3的部分的阻抗保持一致，避免系统工作出错。
30.本实施例还提出一种pcb电路，包括pcb板和设置于pcb板上的布线结构，所述布线结构为任一所述的本实施例的用于ddr5抑制串扰的布线结构。
31.上述只是本实用新型的较佳实施例，并非对本实用新型作任何形式上的限制。虽然本实用新型已以较佳实施例揭露如上，然而并非用以限定本实用新型。因此，凡是未脱离本实用新型技术方案的内容，依据本实用新型技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均应落在本实用新型技术方案保护的范围内。