一种主动电极芯片及信号采集系统

1.本实用新型涉及集成电路设计的技术领域，更具体地说，涉及一种主动电极芯片及信号采集系统。


背景技术：

2.随着信息技术和集成电路技术的发展，电池及封装技术的进步，主动电极已能以较为合理的成本和可靠的应用越来越受到关注。随着技术的发展，采用新的设计技术来满足现代高性能器械的性能指标已成为发展需要，因此，对于主动电极在生理信号采集应用方面的研究转化为电路工程问题。电极放大器系统作为主动电极的核心电路，其电性能成为影响主动电极性能的关键。设计具有抑制失调电压、低噪声和高能效的放大器成为主动电极中的核心问题。
3.在主动电极放大器的设计方面，主要分为几个类型：(1)是单位增益放大缓冲器，放大器一般采用常规的二级运算放大器。这种设计能提供高输入阻抗、低输出阻抗，实现阻抗转换的功能，使电极对电生理信号的采集能力更强，受到后极导连线的干扰更弱；(2)是小增益放大器，基于传统的主动电极芯片结构通过反馈电阻构成一定的增益。这种设计相比于上述(1)能提供一定的信号放大功能，能进一步增强对导联线的抗噪声干扰能力；(3)是较大增益的放大器，通过将传统放大器采用电阻反馈实现较高的增益，或者通过数字电路辅助消除失调电压。电极具有一定的抗噪声干扰能力；(4)是采用交流ac耦合的放大器，这种设计一般采用输入电容的办法实现交流信号耦合。此种设计可以有效地隔离电极失调电压，是主流的设计。
4.然而，上述(1)中主动电极集成单位增益放大缓冲器，没有信号放大功能，因此，抗干扰能力有限，另外，电路会引入额外的噪声和功耗。上述(2)中的小增益放大器，小的放大倍数可以具备一定的输入电极失调，但由于增益较小，放大器本身的噪声同样会影响信号采集精度。上述(3)由于人体皮肤
‑
电极接触会产生较大的直流失调电压，因此，增益较大的运算放大器极易发生饱和。而且较大的增益容易产生失配，会减小电路的共模抑制比。在较大增益放大器中通过引入数字电路进行失调电压消除，通常会使系统设计变得更加复杂，而且数字电路的集成会引入额外的电路噪声。上述(4)的放大器通常采用电容反馈的形式实现，这种结构能较好的消除直流失调电压，但是输入阻抗较低，信号传感能力较弱。另外，在实现极低的高通截止频率时由于采用大的电容，通常无法实现单片集成。


技术实现要素：

5.本实用新型要解决的技术问题在于，针对现有技术的上述缺陷，提供一种主动电极芯片及信号采集系统。
6.本实用新型解决其技术问题所采用的技术方案是：构造一种主动电极芯片，包括：外部信号输入端、共模电压输入端、电路输出端、直流失调电压抑制电路、可调闭环增益电路以及差分差值放大器；
7.所述差分差值放大器的第一正输入端连接所述外部信号输入端，所述差分差值放大器的第一负输入端通过所述直流失调电压抑制电路连接所述外部信号输入端，所述差分差值放大器的第二负输入端和第二正输入端通过所述可调闭环增益电路连接所述共模电压输入端，所述差分差值放大器的输出端连接所述电路输出端；
8.所述直流失调电压抑制电路用于抑制所述外部信号输入端输入的电压信号中的直流失调电压；
9.所述可调闭环增益电路用于与所述差分差值放大器形成负反馈环，以进行增益调节；
10.所述差分差值放大器根据所述第一正输入端输入的信号、第一负输入端输入的信号、第二正输入端输入的信号以及第二负输入端输入的信号执行直流失调电压抑制和闭环增益调节。
11.在本实用新型所述的主动电极芯片中，所述差分差值放大器为四输入一输出的多级放大器。
12.在本实用新型所述的主动电极芯片中，所述直流失调电压抑制电路包括：第一抑制mos管管和第二抑制mos管；
13.所述第一抑制mos管的衬底与其源极连接并连接至所述外部信号输入端，所述第一抑制mos管的漏极连接所述第二抑制mos管的漏极；
14.所述第二抑制mos管的衬底连接其源极并连接至所述差分差值放大器的第一负输入端，所述第一抑制mos管的栅极与所述第二抑制mos管的栅极短接并连接偏置电压。
15.在本实用新型所述的主动电极芯片中，所述可调闭环增益电路包括：输入电阻和电阻阵列；
16.所述输入电阻的第一端连接所述共模电压，所述输入电阻的第二端连接所述差分差值放大器的第二负输入端；
17.所述电阻阵列的输入端连接所述输入电阻的第二端，所述电阻阵列的输出端连接所述差分差值放大器的第二正输入端。
18.在本实用新型所述的主动电极芯片中，所述差分差值放大器包括：偏置电路、输入级电路、增益级电路、输出级电路以及补偿电路；
19.所述偏置电路、所述输入级电路、所述增益级电路和所述输出级电路依次串联，所述补偿电路串接在所述增益级电路与所述差分差值放大器的输出端之间。
20.在本实用新型所述的主动电极芯片中，所述补偿电路为米勒补偿阻容电路。
21.在本实用新型所述的主动电极芯片中，所述偏置电路包括：第一pmos管、第二pmos管和偏置电流源；
22.所述第一pmos管、所述第二pmos管和所述偏置电流源依次串接在vdd与电源负端之间；
23.所述第一pmos管的栅极与其漏极连接，所述第二pmos管的栅极与其漏极连接，且所述第一pmos管的栅极还依次连接输入级电路、增益级电路和输出级电路。
24.在本实用新型所述的主动电极芯片中，所述输入级电路包括：第三pmos管、第四pmos管、第五pmos管、第六pmos管、第七pmos管、第八pmos管、第一nmos管和第三nmos管；
25.所述增益级电路包括：第九pmos管、第十pmos管、第十一pmos管、第十二pmos管、第
十三pmos管、第二nmos管、第四nmos管、第五nmos管和第六nmos管；
26.所述第三pmos管的源极和所述第六pmos管的源极均连接vdd，所述第三pmos管的栅极和所述第六pmos管的栅极短接并连接至所述第一pmos管的栅极，所述第四pmos管的源极和所述第五pmos管的源极相连并连接至所述第三pmos管的漏极，所述第七pmos管的源极和所述第八pmos管的源极相连并连接至所述第六pmos管的漏极，所述第四pmos管的栅极为所述第二负输入端，所述第五pmos管的栅极为所述第二正输入端，所述第四pmos管的漏极连接所述第三nmos管的漏极，所述第五pmos管的漏极连接所述第一nmos管的漏极；
27.所述第七pmos管的栅极为所述第一正输入端，所述第七pmos管的漏极连接所述第三nmos管的漏极，所述第八pmos管的栅极为所述第一负输入端，所述第八pmos管的漏极连接所述第一nmos管的漏极，所述第一nmos管的栅极与其漏极短接并连接至所述增益级电路，所述第一nmos管的源极连接所述电源负端，所述第三nmos管的栅极与其漏极短接，所述第三nmos管的源极连接所述电源负端；
28.所述第九pmos管的源极和所述第十pmos管的源极均连接所述vdd，所述第九pmos管的栅极和所述第十pmos管的栅极短接，所述第九pmos管的漏极连接所述第二nmos管的漏极，所述第十pmos管的栅极与其漏极短接，所述第十pmos管的漏极和所述第二nmos管的漏极连接，所述第二nmos管的栅极连接所述第一nmos管的栅极连接；
29.所述第二nmos管的源极和所述第四nmos管的源极均连接所述电源负端，所述第四nmos管的栅极连接所述第三nmos管的栅极，所述第十一pmos管的漏极连接所述vdd，所述第十一pmos管的栅极连接所述第一pmos管的栅极，所述第十二pmos管的源极和所述第十三pmos管的源极相连并连接所述第十一pmos管的漏极，所述第十二pmos管的栅极连接所述第九pmos管的漏极，所述第十二pmos管的漏极连接所述第五nmos管的漏极，所述第十三pmos管的栅极连接所述第十pmos管的漏极，所述第十三pmos管的漏极连接所述第六nmos管的漏极，所述第五nmos管的栅极与其漏极短接，所述第五nmos管的栅极与所述第六nmos管的栅极短接，所述第五nmos管的源极和所述第六nmos管的源极均连接所述电源负端。
30.在本实用新型所述的主动电极芯片中，所述输出级包括：第十四pmos管和第七nmos管；所述补偿电路包括：补偿电阻和补偿电容；
31.所述第十四pmos管的源极连接所述vdd，所述第十四pmos管的栅极连接所述第十一pmos管的栅极并连接至所述第一pmos管的栅极，所述第十四pmos管的漏极连接所述第七nmos管的漏极，且所述第十四pmos管的漏极和所述第七nmos管的漏极的连接端为所述电路输出端，所述第七nmos管的栅极连接所述第六nmos管的漏极，所述第七nmos管的源极连接所述电源负端，所述补偿电阻与所述补偿电容依次串接在所述第十三pmos管的栅极与所述电路输出端之间。
32.本实用新型还提供一种信号采集系统，包括：以上所述的主动电极芯片。
33.实施本实用新型的主动电极芯片及信号采集系统，具有以下有益效果：包括外部信号输入端、共模电压输入端、电路输出端、直流失调电压抑制电路、可调闭环增益电路以及差分差值放大器；差分差值放大器的第一正输入端连接外部信号输入端，差分差值放大器的第一负输入端通过直流失调电压抑制电路连接外部信号输入端，差分差值放大器的第二负输入端和第二正输入端通过可调闭环增益电路连接共模电压输入端，差分差值放大器的输出端连接电路输出端。该主动电极芯片可以提升微弱信号的传输信噪比，可抑制电极
极化失调电压，可增强电极及导联线传输微弱生物电信号的抗干扰能力，采用单运放结构，无需使用大的电容，可实现单片集成。
附图说明
34.下面将结合附图及实施例对本实用新型作进一步说明，附图中：
35.图1是本实用新型提供的信号采集系统一可选实施例的原理框图；
36.图2是本实用新型提供的主动电极芯片实施例一的原理框图；
37.图3是本实用新型提供的主动电极芯片实施例二的原理框图；
38.图4是本实用新型实施例提供的主动电极芯片的电路图；
39.图5是本实用新型实施例提供的差分差值放大器的电路图。
具体实施方式
40.为了对本实用新型的技术特征、目的和效果有更加清楚的理解，现对照附图详细说明本实用新型的具体实施方式。
41.本实用新型提供一种主动电极芯片及信号采集系统，其基于失调电压消除技术的cmos放大器电路结构和实现直流耦合输入的主动电极放大器结构。该主动电极芯片及信号采集系统具有一定的放大能力，可以提升微弱信号的传输信噪比，同时，具有一定的电极极化失调电压抑制能力，因此，可以采用直流耦合输入且不会引起系统饱和失真，基于此，该主动电极芯片及信号采集系统可以有效增强电极及导联线传输微弱生物电信号的抗干扰能力，另外该主动电极芯片及信号采集系统采用单运放结构，不需要使用大的电容，因此，芯片体积小，易于在主动电极结构中嵌入，可实现单片集成。另外，该主动电极芯片可以在标准cmos工艺下集成和实现。
42.参考图1，图1为本实用新型实施例提供的信号采集系统一可选实施例的原理框图。
43.如图1所示，电极1和电极2用于进行人体信号获取，该人体信号传送至对应的主动电极芯片，由主动电极芯片进行预处理后，再通过导连线将信号传输至信号采集装置。其中，本实用新型实施例提供的主动芯片可适用于干电极或者湿电极。
44.该实施例中，信号采集装置用于对人体信号(生物电信号)进行处理并输出至外部设备(如pc、手持终端等)。
45.可选的，如图1所示，该信号采集装置可包括：依次连接的放大电路、带通滤波器、模数转换器、以及微处理器。其中，放大电路(图1中的afe)用于对主动芯片输出的信号进行放大处理，并在放大后传输至带通滤波器(bfe)，由带通滤波器进行滤波后传输至模数转换器(adc)，由模数转换器进行模数转换以供微处理器(mcu)进行采集，并由微处理器进行处理后输出。
46.具体的，参考图2，为本实用新型提供的主动电极芯片一可选实施例的原理框图。
47.如图2所示，该主动电极芯片包括：外部信号输入端、共模电压输入端、电路输出端、直流失调电压抑制电路、可调闭环增益电路12以及差分差值放大器13。
48.差分差值放大器13的第一正输入端连接外部信号输入端，差分差值放大器13的第一负输入端通过直流失调电压抑制电路连接外部信号输入端，差分差值放大器13的第二负
输入端和第二正输入端通过可调闭环增益电路12连接共模电压输入端，差分差值放大器13的输出端连接电路输出端。
49.其中，直流失调电压抑制电路用于抑制外部信号输入端输入的电压信号中的直流失调电压。通过设置该直流失调电压抑制电路可以有效抑制电极极化失调电压，避免系统饱和失真，保证信号采集精度，且不会引入额外的电路噪声，提高信噪比。
50.可调闭环增益电路12用于与差分差值放大器13形成负反馈环，以进行增益调节。差分差值放大器13根据第一正输入端输入的信号、第一负输入端输入的信号、第二正输入端输入的信号以及第二负输入端输入的信号执行直流失调电压抑制和闭环增益调节。具体的，该可调闭环增益电路12与差分差值放大器13组成闭环反馈，可使该主动电极芯片具有一定的放大能力及反馈调节能力，同时可以根据需要进行调节，抗干扰能力强。
51.一些实施例中，该差分差值放大器13为四输入一输出的多级放大器。其中，通过采用四输入(四个输入)的多级放大器，可以构成两个等效减法器即((v第一正输入端
‑
v第一负输入端)与(v第二正输入端
‑
v第二负输入端))，从而实现与直流失调电压抑制电路和可调增益闭环电路共同实现直流失调电压抑制与可调反馈增益。
52.可选的，参考图3，为本实用新型提供的差分差值放大器13一可选实施例的原理框图。
53.如图3所示，该实施例中，该差分差值放大器13可包括：差分差值放大器13包括：偏置电路131、输入级电路132、增益级电路133、输出级电路134以及补偿电路135。
54.偏置电路131、输入级电路132、增益级电路133和输出级电路134依次串联，补偿电路135串接在增益级电路133与差分差值放大器13的输出端之间。可选的，该补偿电路135为米勒补偿阻容电路。通过设置该米勒补偿阻容电路，可以形成电路的相位裕度补偿，提高系统的稳定性。
55.参考图4和图5，为本实用新型提供的主动电极芯片一可选实施例的电路图。
56.图4中，vin表示外部信号输入端；vcm表示共模电压输入端，其中，共模电压由差分差值放大器13的偏置电路131提供；vp表示差分差值放大器13的第一正输入端，vn表示差分差值放大器13的第一负输入端，vxp表示差分差值放大器13的第二正输入端，vxn表示差分差值放大器13的第二负输入端，dda表示差分差值放大器13，vout表示差分差值放大器13的输出端。vss表示电源负端。
57.具体的，如图4所示，该实施例中，直流失调电压抑制电路包括：第一抑制mos管m1管和第二抑制mos管m2。
58.第一抑制mos管m1的衬底与其源极连接并连接至外部信号输入端，第一抑制mos管m1的漏极连接第二抑制mos管m2的漏极；第二抑制mos管m2的衬底连接其源极并连接至差分差值放大器13的第一负输入端，第一抑制mos管m1的栅极与第二抑制mos管m2的栅极短接并连接偏置电压。
59.如图4所示，该实施例中，可调闭环增益电路12包括：输入电阻rg和电阻阵列rf。
60.输入电阻rg的第一端连接共模电压，输入电阻rg的第二端连接差分差值放大器13的第二负输入端；电阻阵列rf的输入端连接输入电阻rg的第二端，电阻阵列rf的输出端连接差分差值放大器13的第二正输入端。其中，电阻阵列rf可由不同阻值的电阻串联、并联或者串并联实现，还可以通过数字控制电路选择不同的电阻阵列rf阻值来实现不同的放大倍
数。
61.如图5所示，该实施例中，偏置电路131包括：第一pmos管mp1、第二pmos管mp2和偏置电流源ib。
62.第一pmos管mp1、第二pmos管mp2和偏置电流源ib依次串接在vdd与电源负端之间；第一pmos管mp1的栅极与其漏极连接，第二pmos管mp2的栅极与其漏极连接，且第一pmos管mp1的栅极还依次连接输入级电路132、增益级电路133和输出级电路134。
63.该实施例中，输入级电路132包括：第三pmos管mp3、第四pmos管mp4、第五pmos管mp5、第六pmos管mp6、第七pmos管mp7、第八pmos管mp8、第一nmos管mn1和第三nmos管mn3。
64.第三pmos管mp3的源极和第六pmos管mp6的源极均连接vdd，第三pmos管mp3的栅极和第六pmos管mp6的栅极短接并连接至第一pmos管mp1的栅极，第四pmos管mp4的源极和第五pmos管mp5的源极相连并连接至第三pmos管mp3的漏极，第七pmos管mp7的源极和第八pmos管mp8的源极相连并连接至第六pmos管mp6的漏极，第四pmos管mp4的栅极为第二负输入端，第五pmos管mp5的栅极为第二正输入端，第四pmos管mp4的漏极连接第三nmos管mn3的漏极，第五pmos管mp5的漏极连接第一nmos管mn1的漏极；第七pmos管mp7的栅极为第一正输入端，第七pmos管mp7的漏极连接第三nmos管mn3的漏极，第八pmos管mp8的栅极为第一负输入端，第八pmos管mp8的漏极连接第一nmos管mn1的漏极，第一nmos管mn1的栅极与其漏极短接并连接至增益级电路133，第一nmos管mn1的源极连接电源负端，第三nmos管mn3的栅极与其漏极短接，第三nmos管mn3的源极连接电源负端。
65.该实施例中，增益级电路133包括：第九pmos管mp9、第十pmos管mp10、第十一pmos管mp11、第十二pmos管、第十三pmos管、第二nmos管mn2、第四nmos管mn4、第五nmos管mn5和第六nmos管mn6。
66.第九pmos管mp9的源极和第十pmos管mp10的源极均连接vdd，第九pmos管mp9的栅极和第十pmos管mp10的栅极短接，第九pmos管mp9的漏极连接第二nmos管mn2的漏极，第十pmos管mp10的栅极与其漏极短接，第十pmos管mp10的漏极和第二nmos管mn2的漏极连接，第二nmos管mn2的栅极连接第一nmos管mn1的栅极连接；第二nmos管mn2的源极和第四nmos管mn4的源极均连接电源负端，第四nmos管mn4的栅极连接第三nmos管mn3的栅极，第十一pmos管mp11的漏极连接vdd，第十一pmos管mp11的栅极连接第一pmos管mp1的栅极，第十二pmos管的源极和第十三pmos管的源极相连并连接第十一pmos管mp11的漏极，第十二pmos管的栅极连接第九pmos管mp9的漏极，第十二pmos管的漏极连接第五nmos管mn5的漏极，第十三pmos管的栅极连接第十pmos管mp10的漏极，第十三pmos管的漏极连接第六nmos管mn6的漏极，第五nmos管mn5的栅极与其漏极短接，第五nmos管mn5的栅极与第六nmos管mn6的栅极短接，第五nmos管mn5的源极和第六nmos管mn6的源极均连接电源负端。
67.该实施例中，输出级包括：第十四pmos管mp14和第七nmos管mn7；补偿电路135包括：补偿电阻r和补偿电容c。
68.第十四pmos管mp14的源极连接vdd，第十四pmos管mp14的栅极连接第十一pmos管mp11的栅极并连接至第一pmos管mp1的栅极，第十四pmos管mp14的漏极连接第七nmos管mn7的漏极，且第十四pmos管mp14的漏极和第七nmos管mn7的漏极的连接端为电路输出端，第七nmos管mn7的栅极连接第六nmos管mn6的漏极，第七nmos管mn7的源极连接电源负端，补偿电阻r与补偿电容c依次串接在第十三pmos管的栅极与电路输出端之间。
69.该实施例中，第一抑制mos管m1和第二抑制mos管m2采用二极管连接的形式构成虚电阻rp，虚电阻rp具有大的等效电阻(如g欧姆、数g欧姆、甚至数十g欧姆的阻值)。dda的第一负输入端采用mos晶体管(如图5中的第八pmos管)，第八pmos管具有寄生电容cg，第一抑制mos管m1和第二抑制mos管m2构成的虚电阻rp与第八pmos管的寄生电容形成一个等效的积分电路，即一个等效的低通滤波电路。其等效积分常数为τ＝r
p
c
g
。dda的第一正输入端vp和第一负输入端vn形成一个差分减法器，即vp
‑
vn。通过这个减法器，将输入信号vin与vin经过第一负输入端等效低通滤波后的信号相减，从而实现一个高通滤波器。其截止频率由τ＝r
p
c
g
决定，其频率为f
‑
3db low
‑
cutoff
＝1/2πτ。由于虚电阻的等效电阻rp阻值极大，因此dda的输入级可以获得截止频率极低的高通滤波特性，如mhz。基于此原理，直流失调电压可以通过该等效的高通滤波功能进行滤除，从而实现直流失调电压的抑制。
70.本实用新型实施例的可调闭环增益电路12可以通过反馈电阻网络实现，具体如图4所示。该实施例中，通过可调闭环增益电路12和dda的第二正输入端和第二负输入端、dda的输出端实现闭环反馈。具体的，共模电压输入端输出的共模电压vcm，经过输入电阻rg后并与dda的第二负输入端相连。电阻阵列rf串接在dda的第二正输入端与第二负输入端之间，第二正输入端连接至输出端形成负反馈环。其中，闭环增益表示为：
[0071][0072]
如图5所示，该实施例中，第三pmos管mp3与第六pmos管mp6构成两个差分输入结构的电流源。第二nmos管mn2与输入级电路132中的第一nmos管mn1形成电流镜电路，第四nmos管mn4与输入级电路132中的第三nmos管mn3形成电流镜电路。第十一pmos管mp11、第十二pmos管mp12、第十三pmos管mp13与第五nmos管mn5和第六nmos管mn6形成一个一阶放大器结构。第五nmos管mn5与第六nmos管mn6构成有源电流镜作负载。第十四pmos管mp14与第一pmos管mp1构成镜像电流源。
[0073]
本实用新型实施例的主动电极芯片及信号采集系统可以实现对电极传感信号进行预放大，同时可以抑制因电极极化的电极失调电压，因此，可以对信号进行预放大处理而不会因为电极失调电压引起信号失真，可以有效地提升生物电信号采集系统的导联线抗干扰能力和信号抗衰减能力，优选适用于长导联线的系统。
[0074]
基于本实用新型实施例的主动电极芯片及信号采集系统可以采用直流耦合输入，具有较高的输入阻抗。同时抑制一定的电极失调电压而不至于使信号采集系统产生饱和失真。另外，该主动电极芯片还应用在基于干电极的信号采集系统中，同时电路具有较低的功耗和低的噪声性能。
[0075]
进一步地，该主动电极芯片及信号采集系统采用单运放结构，易于在标准cmos工艺下集成和实现，所占芯片面积小，成本低，容易在电极结构中嵌入。
[0076]
本实用新型实施例中，直流推敲电压抑制电路的mos管，可以使用nmos管的类似连接也可以使用pmos管的类似连接。也可以不使用vb偏置电压实现。另外，mos管的数目不局限，可以从单个到多个级联。
[0077]
可调闭环增益电路12，可变增益实现可以通过改变图4的rf的阻值，也可以改变图4的rg的阻值。
[0078]
差分差值放大器13的结构固定，但是mos管的实现可以在图5中将nmos于pmos完全对调实现。如图5电路中的输入管可以使用nmos管输入，pmos电流源可以对调使用nmos镜像电流源。
[0079]
本实用新型实施例可用于生物电信号采集，但是该结构并不仅仅局限于生物电信号采集领域。其设计方法和电路结构同样可以应用到其他微弱电信号的传感电路和信号采集系统中。
[0080]
本实用新型实施例是以单电极的放大电路结构，同样适用于多电极一体的设计形式。即采用芯片集成多个运放电路结构实现多路输入的电极结构。
[0081]
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
[0082]
专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本实用新型的范围。
[0083]
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(ram)、内存、只读存储器(rom)、电可编程rom、电可擦除可编程rom、寄存器、硬盘、可移动磁盘、cd
‑
rom、或技术领域内所公知的任意其它形式的存储介质中。
[0084]
以上实施例只为说明本实用新型的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本实用新型的内容并据此实施，并不能限制本实用新型的保护范围。凡跟本实用新型权利要求范围所做的均等变化与修饰，均应属于本实用新型权利要求的涵盖范围。