一种LED彩灯灯串数据输出口电平转换驱动电路的制作方法

一种led彩灯灯串数据输出口电平转换驱动电路
技术领域
1.本实用新型涉及集成电路领域。更具体地，涉及一种led彩灯灯串数据输出口电平转换驱动电路。


背景技术：

2.亚微米cmos集成电路中，为兼容系统板上周边电源供电的ic逻辑信号，芯片引脚的逻辑电平vio通常会比该集成电路内部的核心电压vcore要高得多。为提高集成度，集成电路核心电路采用最小尺寸的低阈值mos管设计和制造，其耐压也非常低。而集成电路的输入输出io电路，采用大尺寸高阈值的mos 管设计和制造，其耐压较高可以满足系统级互联。低阈值mos管构建的cmos 逻辑门的逻辑信号无法正确控制高阈值cmos逻辑门，直接驱动高电压逻辑门时会导致高电压逻辑门输出逻辑错误并引起漏电。因此，低逻辑电平vcore到高逻辑电平vio之间必须采用低压电平向高压逻辑电平转换电路来实现安全可靠的互联。


技术实现要素：

3.有鉴于此，本实用新型的第一个实施例提供一种led彩灯灯串数据输出口电平转换驱动电路，包括：
4.电流基准模块、浮地电源模块、第一电平转换模块、第二电平转换模块、第一栅驱动模块、第二栅驱动模块、组合控制模块、第一pmos管和第一nmos 管，其中，
5.所述组合控制模块用于根据低电压输入信号和所述第二栅驱动模块产生的用于第一nmos管开启或关闭的控制信号生成用于控制第一pmos管开启或关闭的控制信号；
6.所述第一电平转换模块用于将控制第一pmos管开启或关闭的控制信号转换成高电压脉冲信号；
7.所述第一栅驱动模块用于根据所述高电压脉冲信号，输出高电压栅脉冲信号，为第一pmos管提供驱动电压，其中，所述浮地电源模块接收所述电流基准模块产生的参考电流，输出浮地电压，所述浮地电压经过处理后作为第一栅驱动模块的低电平；
8.所述第二电平转换模块用于将高电压栅脉冲信号转换为低电压脉冲信号；
9.所述第二栅驱动模块用于根据低电压输入信号和低电压脉冲信号，生成用于控制第一nmos开启或关闭的控制信号；
10.所述第一pmos管根据所述第一栅驱动模块产生的驱动电压进行开启或关闭；
11.所述第一nmos管根据所述第二栅驱动模块产生的驱动pmos开启或关闭的控制信号进行开启或关闭；
12.所述第一pmos管的漏极和第一nmos管的漏极连接，并输出高电压数据信号。
13.在一个具体实施例中，所述电流基准电路包括：第二pmos管、第三pmos 管、第四pmos管、第五pmos管、第六pmos管、第七pmos管、第八pmos 管、第九pmos管、第十pmos管、第十一pmos管、第二nmos管、第三 nmos管、第四nmos管、第五nmos管、第六nmos管、第七nmos管、第八nmos管、第一三极管、第二三极管、第一电阻器和第一电流镜模块，其中，
14.所述第二pmos管的源极与低电平电源连接，漏极与第四pmos管的源极连接，栅极分别与第三pmos管的栅极、第四pmos管的漏极、第六pmos 管的栅极和第十pmos管的栅极连接，
15.所述第三pmos管的源极与低电平电源连接，漏极与第五pmos管的源极连接，
16.所述第四pmos管的漏极与第二nmos管的漏极连接，栅极分别与第五 pmos管的栅极、第七pmos管的栅极、第八pmos管的栅极和漏极、第七 nmos管的漏极和第十一pmos管的栅极连接，
17.所述第五pmos管的漏极分别与第三nmos管的漏极和栅极连接，
18.所述第六pmos管的源极与低电平电源连接，漏极与第七pmos管的源极连接，
19.所述第七pmos管的漏极与第四nmos管的漏极连接，
20.所述第八pmos管的源极与低电平电源连接，漏极与第五nmos管的漏极连接，
21.所述第九pmos管的源极与低电平电源连接，漏极与第六nmos管的漏极连接，栅极与地线连接，
22.所述第十pmos管的源极与低电平电源连接，漏极与第十一pmos管的源极连接，栅极与第八nmos管的漏极连接，
23.所述第十一pmos管的漏极与第一电流镜模块的第一端连接，
24.所述第二nmos管的源极通过所述第一电阻器与所述第一三极管的发射极连接，栅极与所述第三nmos管的栅极连接，
25.所述第三nmos管的源极与所述第二三极管的发射极连接，
26.所述第四nmos管的漏极分别与本身的栅极和所述第六nmos管的栅极连接，源极与地线连接，栅极与所述第五nmos管的栅极连接，
27.所述第五nmos管的源极与地线连接，
28.所述第六nmos管的漏极分别与所述第七nmos管的栅极和所述第八 nmos管的栅极连接，源极接地，
29.所述第七nmos管的源极与地线连接，所述第八nmos管的源极与地线连接，
30.所述第一三极管的集电极分别与自身的基极、所述第二三极管的集电极和地线连接，基极与所述第二三极管的基极连接，
31.所述第一电流镜模块的第三端输出参考电流，第二端和第四端与地线连接。
32.在一个具体实施例中，所述浮地电源模块包括：
33.第九nmos管、第十二pmos管、第十三pmos管、三极管模块、第二电阻器和第三电阻器，其中，
34.所述第九nmos管的栅极与低电平电源连接，源极接收所述电流基准模块产生的参考电流，漏极分别与三极管模块的第一端和第十三pmos管的栅极连接，
35.所述第十二pmos管的栅极分别与自身漏极和三极管模块的第二端连接，源极与第三电阻器的第一端连接，
36.所述第十三pmos管的漏极与地线连接，源极与第二电阻器的第一端连接，并输出浮地电压，
37.所述第三电阻器的第二端分别与高电平电源和第二电阻器的第二端连接。
38.在一个具体实施例中，所述第一电平转换电路包括：
39.第十四pmos管、第十五pmos管、第十六pmos管、第十七pmos管、第十nmos管、第十一nmos管、第二电流镜模块、第一反相器和第一电流源，其中，
40.所述第十四pmos管的源极与高电平电源连接，漏极分别与本身的栅极、第十nmos管的漏极和第十七pmos管的栅极连接，
41.所述第十五pmos管的源极与高电平电源连接，漏极分别与自身栅极和所述第十一nmos管的漏极连接，栅极与所述第十六pmos管的栅极连接，
42.所述第十六pmos管的源极与高电平电源连接，漏极与所述第二电流镜电流的第一端连接，
43.所述第十七pmos管的源极与高电平电源连接，漏极与所述第二电流镜电路的第三端连接输出高电压脉冲信号，
44.所述第十nmos管的栅极与所述第一反相器的输入端连接，并与所述组合控制模块的输出端相连，接收用于控制第一pmos管开启或关闭的控制信号，源极与所述第十一nmos管的源极连接，
45.所述第十一nmos管的栅极与第一反向器的输出端连接，
46.所述第一电流源的第一端与地线连接，第二端分别与第十nmos管的源极和第十一nmos管的源极连接，
47.所述第二电流镜模块的第二端和第四端接收所述浮地电源模块输出的浮地电压。
48.在一个具体实施例中，所述第二电平转换模块包括：第二电流源、第三电流源、第十八pmos管、第二反相器和第三电流镜模块，其中，
49.所述第二电流源的第一端与高电平电源连接，第二端与所述第十八pmos 管的源极连接，
50.所述第十八pmos管的栅极接收所述第一pmos管的高电压栅脉冲信号，漏极与第三电流镜电路的第一端连接，
51.所述第三电流镜模块的第二端和第四端与地线连接，第三端与第二反向器的输入端连接。
52.所述第二反相器的输入端通过第三电流源与低电平电源连接，输出端输出所述用于控制第一nmos开启或关闭的控制信号。
53.在一个具体实施例中，所述组合控制模块包括：第三反相器、第四反相器和第一或门，
54.所述第三反相器的输入端接收第一nmos开启或关闭的控制信号，输出端与所述第四反相器的输入端连接，
55.所述第一或门的第一输入端与所述第四反相器的输出端连接，第二输入端接收低电压输入信号，输出端输出所述控制第一电平转换模块的输入控制信号。
56.在一个具体实施例中，所述第一栅驱动模块包括第一驱动缓冲器和第二驱动缓冲器，其中，
57.第一驱动缓冲器的第一端与高电平电源连接，第二端接收所述高电压脉冲信号，第三端接收所述浮地电压，第四端与所述第二驱动缓冲器的第二端连接，
58.所述第二驱动缓冲器的第一端与高电平电源连接，第三端接收所述浮地电压，第四端输出所述高电压栅脉冲信号。
59.在一个具体实施例中，所述第二栅驱动模块包括：
60.第五反相器、第一与门、第三驱动缓冲器和第四驱动缓冲器，其中，
61.所述第一与门的第一端通过第五反向器接收所述低电压脉冲信号，第二端接收低电压输入信号，输出端与第三驱动缓冲器的第二端连接，
62.所述第三驱动缓冲器的第一端与低电平电源连接，第三端与地线连接，第四端与第四驱动缓冲器的第二端连接，
63.所述第四驱动缓冲器的第一端与低电平电源连接，第三端与地线连接，第四端输出所述用于控制第一nmos开启或关闭的控制信号。
64.在一个具体实施例中，所述三极管模块包括n个三极管，
65.第n个三极管的基极与自身集电极连接，发射极与第n+1个三极管的集电极连接，其中2≤n≤n-1，
66.第1个三极管的集电极与第十二pmos管的漏极连接，第n个三极管的发射极与所述第九nmos管的漏极连接。
67.在一个具体实施例中，所述第一驱动缓冲器包括：第十八pmos管mip4 和第十二nmos管min0，
68.所述第十八pmos管的栅极与所述第十二nmos管的栅极连接，并接收所述高电压脉冲信号，源极与高电平电源连接，漏极与所述第十二nmos管的漏极连接，并连接所述第二驱动缓冲器的第二端。
69.本实用新型的有益效果如下：
70.本实用新型所述的一种led彩灯灯串数据输出口电平转换驱动电路，可实现低电平逻辑信号输入向高电平逻辑信号输出的电平转换，且满足高压led彩灯灯串数据输出口的速度、脉宽失真、传输延迟在ns级别的要求，可应用于高压led彩灯灯串级联数据输出口的数据转发，具有广泛应用前景。
附图说明
71.为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
72.图1示出根据本实用新型一个实施例的高压低压led彩灯灯串应用电路。
73.图2示出根据本实用新型一个实施例的led彩灯灯串数据输出口电平转换驱动电路示意图。
74.图3示出根据本实用新型一个实施例的电流基准模块示意图。
75.图4示出根据本实用新型一个实施例的浮地电源模块示意图。
76.图5示出根据本实用新型一个实施例的第一电平转换模块示意图。
77.图6示出根据本实用新型一个实施例的第二电平转换模块示意图。
78.图7示出根据本实用新型一个实施例的组合控制模块示意图。
79.图8示出根据本实用新型一个实施例的第一栅驱动模块示意图。
80.图9示出根据本实用新型一个实施例的第二栅驱动模块示意图。
具体实施方式
81.为使本实用新型的、技术方案和优点更加清楚，下面将结合附图对本实用新型实施方式作进一步地详细描述。
82.如图1所示，低压5v的led彩灯灯串应用电路，采用单线归零码信号级联通信方式，电源和地线并联连接，三通道led分别连接至5v电源。通常将微控制器mcu作为led彩灯灯串的主控制器。在一个具体驱动示例中，led 彩灯灯串主控制器将灯串单线归零控制码以数据流的形式发给灯串中的第一颗驱动芯片，其次，第一颗驱动芯片检测并锁存了属于自身led驱动数量所需的位数后，然后将后续的数据流整形并增强后通过自身的信号输出端do转发至下一颗驱动芯片，最后下一颗驱动芯片检测并吸收了属于自身led驱动数量所需的位数后，将后续的数据流整形并增强后通过自身的信号输出端do 转发至再往下的驱动芯片，以此类推。
83.如图1所示，12v高压led彩灯灯串应用电路，采用单线归零码信号级联通信方式，电源和地线并联方式连接，三通道led通过串联方式连接至12v 高压电源。在一个具体驱动示例中，led彩灯灯串主控制器将灯串单线归零控制码以数据流的形式发给灯串中的第一颗驱动芯片，第一颗驱动芯片检测并锁存了属于自身led驱动数量所需的位数后，将后续的数据流整形并增强后通过自身的信号输出端do转发至下一颗驱动芯片，最后，下一颗驱动芯片检测并吸收了属于自身led驱动数量所需的位数后，将后续的数据流整形并增强后通过自身的信号输出端do转发至再往下的驱动芯片，以此类推。
84.在高压led彩灯灯串级联应用中，数据转发的准确性，影响着整个led 灯串的使用，为了提高数据转发的准确性，本实用新型提出了一种led彩灯灯串数据输出口电平转换驱动电路。
85.如图2所示，一种led彩灯灯串数据输出口电平转换驱动电路，包括：
86.电流基准模块ptat current、浮地电源模块fgnd、第一电平转换模块lv
ꢀꢀ
to hv shift、第二电平转换模块hv to lv shift、第一栅驱动模块driver p、第二栅驱动模块driver n、组合控制模块lv logic、第一pmos管和第一nmos管，其中，
87.所述组合控制模块用于根据低电压输入信号in和所述第二栅驱动模块产生的用于第一nmos管开启或关闭的控制信号drn生成用于控制第一pmos 管开启或关闭的控制信号lvdrp；
88.所述第一电平转换模块用于将控制第一pmos管开启或关闭的控制信号 lvdrp转换成高电压脉冲信号hvdrp，
89.所述第一栅驱动模块用于根据所述高电压脉冲信号，输出高电压栅脉冲信号drp，为第一pmos管提供驱动电压，其中，所述浮地电源模块接收所述电流基准模块产生的参考电流iref，输出浮地电压fgnd，所述浮地电压经过处理后作为第一栅驱动模块的低电平；
90.所述第二电平转换模块用于将高电压栅脉冲信号转换为低电压脉冲信号 lvdrp2；
91.所述第二栅驱动模块用于根据低电压输入信号和低电压脉冲信号，生成用于控制第一nmos开启或关闭的控制信号drn；
92.所述第一pmos管根据所述第一栅驱动模块产生的驱动电压进行开启或关闭；
93.所述第一nmos管根据所述第二栅驱动模块产生的驱动pmos开启或关闭的控制信
号进行开启或关闭，
94.所述第一pmos管的漏极和第一nmos管的漏极连接，并输出高电压数据信号。
95.在一个具体实施例中，如图3所示，所述电流基准电路ptat current包括：第二pmos管mp0、第三pmos管mp1、第四pmos管mp2、第五pmos 管mp3、第六pmos管mp4、第七pmos管mp5、第八pmos管mp6、第九 pmos管mp7、第十pmos管mp8、第十一pmos管mp9、第二nmos管mn0、第三nmos管mn1、第四nmos管mn2、第五nmos管mn3、第六 nmos管mn4、第七nmos管mn5、第八nmos管mn6、第一三极管qp0、第二三极管qp1、第一电阻器r0和第一电流镜模块，其中，
96.所述第二pmos管的源极与低电平电源连接，漏极与第四pmos管的源极连接，栅极分别与第三pmos管的栅极、第四poms管的漏极、第六pmos 管的栅极和第十pmos管的栅极连接，
97.所述第三pmos管的源极与低电平电源lvdd连接，漏极与第五pmos 管的源极连接，
98.所述第四poms管的漏极与第二nmos管的漏极连接，栅极分别与第五 pmos管的栅极、第七pmos管的栅极、第八pmos管的栅极和漏极、第七 nmos管的漏极和第十一pmos管的栅极连接，
99.所述第五pmos管的漏极分别与第三nmos管的漏极和栅极连接，
100.所述第六pmos管的源极与低电平电源连接，漏极与第七pmos管的源极连接，
101.所述第七pmos管的漏极与第四nmos管的漏极连接，
102.所述第八pmos管的源极与低电平电源连接，漏极与第五nmos管的漏极连接，
103.所述第九pmos管的源极与低电平电源连接，漏极与第六nmos管的漏极连接，栅极与地线连接，
104.所述第十pmos管的源极与低电平电源连接，漏极与第十一pmos管的源极连接，栅极与第八nmos管的漏极连接，
105.所述第十一pmos管的漏极与第一电流镜模块的第一端连接，
106.所述第二nmos管的源极通过所述第一电阻器与所述第一三极管的发射极连接，栅极与所述第三nmos管的栅极连接，
107.所述第三nmos管的源极与所述第二三极管的发射极连接，
108.所述第四nmos管的漏极分别与本身的栅极和所述第六nmos管的栅极连接，源极与地线连接，栅极与所述第五nmos管的栅极连接，
109.所述第五nmos管的源极与地线连接，
110.所述第六nmos管的漏极分别与所述第七nmos管的栅极和所述第八 nmos管的栅极连接，源极接地，
111.所述第七nmos管的源极与地线连接，所述第八nmos管的源极与地线连接，
112.所述第一三极管的集电极分别与自身的基极、所述第二三极管的集电极和地线连接，基极与所述第二三极管的基极连接，
113.所述第一电流镜模块的第三端输出参考电流，第二端和第四端与地线连接。
114.所述第一电流镜模块包括：第一电流镜三端器件和第二电流镜三端器件，
115.所述第一电流镜三端器件的第一端分别与自身的第二端和第二电流镜器三端器件的第一端连接，第二端与所述第九pmos管的漏极连接，第三端与地线连接，
116.所述第二电流镜的三端器件的第二端输出参考电流，第三端与地线连接。
117.更优选地，第一电流镜三端器件和第二电流镜三端器件为nmos管。
118.在另一个实施例中，产生参考电流iref的方法，包括：
119.利用如图3所示的电流基准电路产生参考电流iref，
120.所述参考电流iref为
121.其中，n为第一电流镜电路的镜像比例，
122.根据可知，m(q)为qp0与qp1的面积之比，根据可知，m(p)为mp1与mp0的w/l之比。
123.因为
△
vbe与绝对温度成正比，集成电阻的温度系数远比
△
vbe的温度系数要小，
△
vbe/r0仍为具有正温度系数，依此类推，iref＝n*
△
vbe/r0 也仍具有正温度系数。
124.在一个具体实施例中，如图4所示，所述浮地电源模块包括：
125.第九nmos管mhn5、第十二pmos管nhp0、第十三pmos管mhp1、三极管模块、第二电阻器r2和第三电阻器r3，其中，
126.所述第九nmos管的栅极与低电平电源连接，源极接收所述电流基准模块产生的参考电流，漏极分别与三极管模块的第一端和第十三pmos管的栅极连接，
127.所述第十二pmos管的栅极分别与自身漏极和三极管模块的第二端连接，源极与第三电阻器的第一端连接，
128.所述第十三pmos管的漏极与地线连接，源极与第二电阻器的第一端连接，并输出浮地电压，
129.所述第三电阻器的第二端分别与高电平电源hvcc和第二电阻器的第二端连接。
130.所述三极管模块包括n个三极管，
131.第n个三极管的基极与自身集电极连接，发射极与第n+1个三极管的集电极连接，其中2≤n≤n-1，
132.第1个三极管的集电极与第十二pmos管的漏极连接，第n个三极管的发射极与所述第九nmos管的漏极连接。
133.更优选地，n为4。
134.在另一个实施例中，当n为4时，产生与温度无关的浮地电源的方法，包括：第九nmos管接收参考电流iref，使其作用于三极管模块第十二pmos 管nhp0、第十三pmos管mhp1和r0，使得mhp1的栅节点的电压v_mhp1g 为hvcc-iref
×
r1-vgs_mhp0-4vbe，进而得到节点fgnd电压，
135.fgnd＝hvcc-iref
×
r2-vgs_mhp0-4vbe+vgs_mhp1，
136.通过调整mhp0、mhp1的尺寸，可使得vgs_mhp0近似等于vgs_mhp1，可得：
137.fgnd＝hvcc-(iref*r2+4vbe)
138.已知iref是与绝对温度成正比，vbe与绝对温度成反比，假设hvcc与温度无关，那么经过对iref、vbe合适的加权，可得到iref*r2+4vbe与温度无关，那么fgnd与温度无关。
139.所述浮地电压fgnd等于hvcc减去四倍的带隙电压，作为pmos的栅驱动电路的低电平
140.在一个具体实施例中，如图5所示，所述第一电平转换电路包括：
141.第十四pmos管mip0、第十五pmos管mip1、第十六pmos管mip2、第十七pmos管mip3、第十nmos管mhn0、第十一nmos管mhn1、第二电流镜模块、第一反相器u5-1和第一电流源i0，其中，
142.所述第十四pmos管的源极与高电平电源连接，漏极分别与本身的栅极、第十nmos管的漏极和第十七pmos管的栅极连接，
143.所述第十五pmos管的源极与高电平电源连接，漏极分别与自身栅极和所述第十一nmos管的漏极连接，栅极与所述第十六pmos管的栅极连接，
144.所述第十六pmos管的源极与高电平电源连接，漏极与所述第二电流镜电流的第一端连接，
145.所述第十七pmos管的源极与高电平电源连接，漏极与所述第二电流镜电路的第三端连接输出高电压脉冲信号，
146.所述第十nmos管的栅极与所述第一反相器的输入端连接，并与所述组合控制模块的输出端相连，接收用于控制第一pmos管开启或关闭的控制信号，源极与所述第十一nmos管的源极连接，
147.所述第十一nmos管的栅极与第一反向器的输出端连接，
148.所述第一电流源的第一端与地线连接，第二端分别与第十nmos管的源极和第十一nmos管的源极连接，
149.所述第二电流镜模块的第二端和第四端接收所述浮地电源模块输出的浮地电压。
150.所述第二电流镜模块包括：nmos管min4和nmos管min5。
151.需要说明的是，本实施例提供的第二电流镜模块与第一电流镜模块的原理及工作流程相似，相关之处可以参照上述说明，在此不再赘述。
152.在另一个实施例中，进行低电压向高电压转换的电平转换，包括：
153.用于控制第一pmos管开启或关闭的控制信号lvdrp为低电平时，第十 nmos管的mhn0关闭，第十四pmos管mip0无电流，第十一nmos管 mhn1工作，i0全部流入mhn1、mip1支路，mip2镜像mip1的电流，mip2 的电流流入min4，min5镜像min4的电流，由于mip0无电流流过，其栅源电压差vgs接近零，mip3的vgs也接近于零，呈一高阻态，min4中存在电流流过时，hvdrp输出无限接近于fgnd；当lvdrp为lvdd时，mhn0 导通，mhn1关闭，i0全部流入mip0，mip3镜像mip0的电流，由于mhn1 关闭，min5无电流，呈现高阻态，输出hvdrp无限接近hvcc，据此原理，完成低电压脉冲信号lvdrp向高电压脉冲信号hvdrp的电平转换。
154.在一个具体实施例中，如图6所示，所述第二电平转换模块包括：第二电流源i1、第三电流源i2、第十八pmos管mhp2、第二反相器u6-1和第三电流镜模块，其中，
155.所述第二电流源的第一端与高电平电源连接，第二端与所述第十八pmos 管的源极连接，
156.所述第十八pmos管的栅极接收所述第一pmos管的高电压栅脉冲信号，漏极与第三电流镜电路的第一端连接，
157.所述第三电流镜模块的第二端和第四端与地线连接，第三端与第二反向器的输入
端连接。
158.所述第二反相器的输入端通过第三电流源与低电平电源连接，输出端输出所述用于控制第一nmos开启或关闭的控制信号。
159.需要说明的是，本实施例提供的第三电流镜模块与第一电流镜模块的原理及工作流程相似，相关之处可以参照上述说明，在此不再赘述。
160.在另一个实施例中，完成高电压脉冲信号drp向低电压脉冲信号lvdrp2 的电平转换包括：
161.当drp＝hvcc，mhp0关闭，i1的电流无法流入mn0，mn1关闭，呈现高阻态，此时i2可将mn1的漏节点拉高至lvdd，输出lvdrp2为gnd；当drp＝fgnd，mhp0导通工作，i1电流流经mn0，mn1镜像mn0的电流，与i2比较，使得mn1的漏端电压低于后级反相器门的阈值，输出lvdrp2为 lvdd。据此原理，完成高电压脉冲信号drp向低电压脉冲信号lvdrp2的电平转换。
162.在一个具体实施例中，如图7所示，所述组合控制模块包括第三反相器 u7-1、第四反相器u7-2和第一或门u7-3，
163.所述第三反相器的输入端接收第一nmos开启或关闭的控制信号，输出端与所述第四反相器的输入端连接，
164.所述第一或门的第一输入端与所述第四反相器的输出端连接，第二输入端接收低电压输入信号，输出端输出所述控制第一电平转换模块的输入控制信号。
165.在另一个实施例中，输出用于控制第一pmos管开启或关闭的控制信号 lvdrp包括：
166.当in＝gnd，drn＝gnd，lvdrp才能为gnd，图7所示的输出drp才能是fgnd，输出pmos上拉out，do为hvcc。
167.在一个具体实施例中，如图8所示，所述第一栅驱动模块包括第一驱动缓冲器和第二驱动缓冲器，其中，
168.第一驱动缓冲器的第一端与高电平电源连接，第二端接收所述高电压脉冲信号，第三端接收所述浮地电压，第四端与所述第二驱动缓冲器的第二端连接，
169.所述第二驱动缓冲器的第一端与高电平电源连接，第三端接收所述浮地电压，第四端输出所述高电压栅脉冲信号。
170.所述第一驱动缓冲器包括：第十八pmos管mip4和第十二nmos管min0，
171.所述第十八pmos管的栅极与所述第十二nmos管的栅极连接，并接收所述高电压脉冲信号，源极与高电平电源连接，漏极与所述第十二nmos管的漏极连接，并连接所述第二驱动缓冲器的第二端。
172.需要说明的是，本实施例提供的第二驱动缓冲器与第一驱动缓冲器的原理及工作流程相似，相关之处可以参照上述说明，在此不再赘述。
173.本实用新型提出的第一栅驱动模块driver p不仅提供了驱动pmos的驱动能力，还提供了为了抵抗输出do的dv/dt快速变化所带来的误触发能力。
174.在一个具体实施例中，如图9所示，所述第二栅驱动模块包括：
175.第五反相器u9-1、第一与门u9-2、第三驱动缓冲器和第四驱动缓冲器，其中，
176.所述第一与门的第一端通过第五反向器接收所述低电压脉冲信号，第二端接收低电压输入信号，输出端与第三驱动缓冲器的第二端连接，
177.所述第三驱动缓冲器的第一端与低电平电源连接，第三端与地线连接，第四端与第四驱动缓冲器的第二端连接，
178.所述第四驱动缓冲器的第一端与低电平电源连接，第三端与地线连接，第四端输出所述用于控制第一nmos开启或关闭的控制信号。
179.需要说明的是，本实施例提供的第三驱动缓冲器、第四驱动缓冲器与第一驱动缓冲器的原理及工作流程相似，相关之处可以参照上述说明，在此不再赘述。
180.本实用新型提出第二栅驱动模块driver n当in为高电平lvdd，drp反馈为高电平lvdd，输出drn才可以是高电平lvdd，所以不仅提供了驱动输出级nmos的驱动能力，还提供了抵抗输出do的dv/dt快速变化所带来的误触发能力。
181.本实用新型所述的一种led彩灯灯串数据输出口电平转换驱动电路，可实现低电平逻辑信号输入向高电平逻辑信号输出的电平转换，且满足高压led 彩灯灯串数据输出口的速度、脉宽失真、传输延迟在ns级别的要求，可应用于高压led彩灯灯串级联数据输出口的数据转发，具有广泛应用前景。
182.显然，本实用新型的上述实施例仅仅是为清楚地说明本实用新型所作的举例，而并非是对本实用新型的实施方式的限定，对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动，这里无法对所有的实施方式予以穷举，凡是属于本实用新型的技术方案所引伸出的显而易见的变化或变动仍处于本实用新型的保护范围之列。