推挽功率放大电路及射频前端模组的制作方法

1.本实用新型涉及射频技术领域，尤其涉及一种推挽功率放大电路及射频前端模组。


背景技术：

2.射频功率放大器广泛用于通讯、广播、雷达、工业加工、医疗仪器和科学研究等领域。射频功率放大器普遍采用推挽形式。目前，推挽功率放大器作为通讯系统中核心的射频单元，其性能特性对系统整机指标有较大的影响，特别是其损耗和效率一直是被关注的焦点。尤其是随着5g通信系统的发展，推挽功率放大器的功率损耗成为衡量功放运行效率的一项重要性能指标，对于整个通信系统起着至关重要的作用。


技术实现要素：

3.本实用新型实施例提供一种推挽功率放大电路及射频前端模组，解决推挽功率放大电路的插损过大的问题。
4.一种推挽功率放大电路，包括射频输入端口、第一推挽功率放大器和第二推挽功率放大器，所述射频输入端口分别耦合至所述第一推挽功率放大器的输入端和所述第二推挽功率放大器的输入端；
5.所述第一推挽功率放大器包括第一差分放大晶体管、第二差分放大晶体管和第一电容，所述第二推挽功率放大器包括第三差分放大晶体管、第四差分放大晶体管和第二电容；所述第一差分放大晶体管设置在远离所述第二推挽功率放大器的一侧，所述第四差分放大晶体管设置在远离所述第一推挽功率放大器的一侧；
6.所述第一电容的一端耦合至所述第一差分放大晶体管的输出端，另一端耦合至所述第二差分放大晶体管的输出端；所述第二电容的一端耦合至所述第三差分放大晶体管的输出端，另一端耦合至所述第四差分放大晶体管的输出端；其中，所述第一电容和所述第二电容被配置为使所述第一差分放大晶体管的输出端、所述第二差分放大晶体管的输出端、所述第三差分放大晶体管的输出端和所述第四差分放大晶体管的输出端之间阻抗平衡。
7.进一步地，所述第一电容和所述第二电容被配置为使所述第一差分放大晶体管的输出端阻抗、所述第二差分放大晶体管的输出端阻抗、所述第三差分放大晶体管的输出端阻抗和所述第四差分放大晶体管的输出端阻抗相同。
8.进一步地，所述第一电容的电容值和所述第二电容的电容值不同。
9.进一步地，所述第一电容的电容值大于所述第二电容的电容值。
10.进一步地，所述第一电容的电容值比所述第二电容的电容值大百分之二十。
11.进一步地，所述射频输入端口被配置为接收射频输入信号，并输出第一射频信号至所述第一差分放大晶体管的输入端，输出第二射频信号至所述第二差分放大晶体管的输入端，输出第三射频信号至所述第三差分放大晶体管的输入端，以及输出第四射频信号至所述第四差分放大晶体管的输入端，其中，所述第一射频信号的相位为第一相位，所述第二
射频信号的相位为第二相位，所述第三射频信号的相位为第二相位，所述第四射频信号的相位为第三相位。
12.进一步地，所述第一推挽功率放大器还包括第一巴伦，所述第二推挽功率放大器还包括第二巴伦；
13.所述第一差分放大晶体管的输出端与所述第一巴伦的第一输入端连接；所述第二差分放大晶体管的输出端与所述第一巴伦的第二输入端连接；所述第三差分放大晶体管的输出端与所述第二巴伦的第一输入端连接；第四差分放大晶体管的输出端与所述第二巴伦的第二输入端连接；所述第一巴伦的第一输出端输出射频输出信号，第二输出端与所述第二巴伦的第一输出端连接，所述第二巴伦的第二输出端与接地端连接。
14.进一步地，所述第一巴伦包括第一初级绕组和第一次级绕组，所述第一初级绕组包括第一初级线圈和第二初级线圈；所述第一次级绕组包括第一次级线圈和第二次级线圈；所述第一初级线圈和所述第一次级线圈耦合形成第一耦合线圈，所述第二初级线圈和所述第二次级线圈耦合形成第二耦合线圈；所述第一耦合线圈和所述第二耦合线圈邻近设置；所述第二巴伦包括第二初级绕组和第二次级绕组，所述第二初级绕组包括第三初级线圈和第四初级线圈；所述第二次级绕组包括第三次级线圈和第四次级线圈；所述第三初级线圈和所述第三次级线圈耦合形成第三耦合线圈，所述第四初级线圈和所述第四次级线圈耦合形成第四耦合线圈；所述第三耦合线圈和所述第四耦合线圈邻近设置。
15.进一步地，所述第一差分放大晶体管为bjt管，包括基极、集电极和发射极，所述第一差分放大晶体管的基极接收输入的第一射频信号，所述第一差分放大晶体管的集电极耦合至所述第一巴伦的第一输入端，所述第一差分放大晶体管的发射极接地；所述第二差分放大晶体管为bjt管，包括基极、集电极和发射极，所述第二差分放大晶体管的基极接收输入的第二射频信号，所述第二差分放大晶体管的集电极耦合至所述第一巴伦的第二输入端，所述第二差分放大晶体管的发射极接地；所述第三差分放大晶体管的基极接收输入的第三射频信号，所述第三差分放大晶体管的集电极耦合至所述第二巴伦的第一输入端，所述第三差分放大晶体管的发射极接地；所述第四差分放大晶体管的基极接收输入的第四射频信号，所述第四差分放大晶体管的集电极耦合至所述第二巴伦的第二输入端，所述第四差分放大晶体管的发射极接地。
16.本技术还提供一种射频前端模组，其特征在于，包括基板，设置在所述基板上的推挽功率放大芯片，以及设置在所述基板上的第一巴伦和第二巴伦，
17.所述推挽功率放大芯片包括射频输入端口、第一差分放大晶体管、第二差分放大晶体管、第三差分放大晶体管、第四差分放大晶体管、第一电容和第二电容；
18.所述射频输入端口分别耦合至所述第一差分放大晶体管的输入端、所述第二差分放大晶体管的输入端、第三差分放大晶体管的输入端和所述第四差分放大晶体管的输入端；
19.所述第一差分放大晶体管与所述推挽功率放大芯片的第一焊盘连接，所述第一焊盘引线键合至所述所述第一巴伦的第一输入端；所述第二差分放大晶体管与所述推挽功率放大芯片的第二焊盘连接，所述第二焊盘引线键合至所述所述第一巴伦的第二输入端；所述第三差分放大晶体管与所述推挽功率放大芯片的第三焊盘连接，所述第三焊盘引线键合至所述所述第二巴伦的第一输入端；所述第四差分放大晶体管与所述推挽功率放大芯片的
第四焊盘连接，所述第四焊盘引线键合至所述所述第二巴伦的第二输入端；
20.所述第一巴伦的第一输出端输出射频输出信号，第二输出端与所述第二巴伦的第一输出端连接，所述第二巴伦的第二输出端与接地端连接；
21.所述第一电容的一端耦合至所述第一差分放大晶体管的输出端，另一端耦合至所述第二差分放大晶体管的输出端；所述第二电容的一端耦合至所述第三差分放大晶体管的输出端，另一端耦合至所述第四差分放大晶体管的输出端；其中，所述第一电容和所述第二电容被配置为使所述第一差分放大晶体管输出端、所述第二差分放大晶体管输出端、所述第三差分放大晶体管输出端和所述第四差分放大晶体管输出端之间阻抗平衡。
22.上述推挽功率放大电路，包括射频输入端口、第一推挽功率放大器和第二推挽功率放大器，所述射频输入端口分别耦合至所述第一推挽功率放大器的输入端和所述第二推挽功率放大器的输入端；所述第一推挽功率放大器包括第一差分放大晶体管、第二差分放大晶体管和第一电容，所述第二推挽功率放大器包括第三差分放大晶体管、第四差分放大晶体管和第二电容；所述第一差分放大晶体管设置在远离所述第二推挽功率放大器的一侧，所述第四差分放大晶体管设置在远离所述第一推挽功率放大器的一侧；所述第一电容的一端耦合至所述第一差分放大晶体管的输出端，另一端耦合至所述第二差分放大晶体管的输出端；所述第二电容的一端耦合至所述第三差分放大晶体管的输出端，另一端耦合至所述第四差分放大晶体管的输出端；其中，所述第一电容和所述第二电容被配置为使所述第一差分放大晶体管的输出端、所述第二差分放大晶体管的输出端、所述第三差分放大晶体管的输出端和所述第四差分放大晶体管的输出端之间的阻抗平衡；本技术通过将所述第一电容的一端耦合至所述第一差分放大晶体管的输出端，另一端耦合至所述第二差分放大晶体管的输出端；所述第二电容的一端耦合至所述第三差分放大晶体管的输出端，另一端耦合至所述第四差分放大晶体管的输出端；通过调整所述第一电容和所述第二电容的电容值，使得所述第一电容和所述第二电容在对第一推挽功率放大器和第二推挽功率放大器进行阻抗调整的同时，还能使所述第一差分放大晶体管的输出端、所述第二差分放大晶体管的输出端、所述第三差分放大晶体管的输出端和所述第四差分放大晶体管的输出端之间满足阻抗平衡的需求；从而解决了因述第一差分放大晶体管的输出端、所述第二差分放大晶体管的输出端、所述第三差分放大晶体管的输出端和所述第四差分放大晶体管的输出端之间的阻抗不平衡而导致的推挽功率放大电路的整体损耗过大的问题，进而优化了推挽功率放大电路的整体性能。
附图说明
23.为了更清楚地说明本实用新型实施例的技术方案，下面将对本实用新型实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
24.图1是本实用新型一实施例中推挽功率放大电路的一电路示意图；
25.图2是本实用新型一实施例中推挽功率放大电路的另一电路示意图；
26.图3是本实用新型一实施例中推挽功率放大电路的另一电路示意图；
27.图4是本实用新型一实施例中射频前端模组的一电路示意图；
28.图5是本实用新型一实施例中推挽功率放大电路的另一电路示意图。
29.图中，100、第一推挽功率放大器；200、第二推挽功率放大器；m1、第一差分放大晶体管；m2、第二差分放大晶体管；m3、第三差分放大晶体管；m4、第四差分放大晶体管；c1、第一电容；c2、第二电容；10、第一巴伦；20、第二巴伦；30、第一前级转换电路；40、第二前级转换电路；50、输入转换电路；300、推挽功率放大芯片；400、基板。
具体实施方式
30.下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
31.应当理解的是，本实用新型能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本实用新型的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。
32.应当明白，当元件或层被称为“在
…
上”、“与
…
相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在
…
上”、“与
…
直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本实用新型教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
33.空间关系术语例如“在
…
下”、“在
…
下面”、“下面的”、“在
…
之下”、“在
…
之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在
…
下面”和“在
…
下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
34.在此使用的术语的目的仅在于描述具体实施例并且不作为本实用新型的限制。在此使用时，单数形式的“一”、“一个”和“/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
35.为了彻底理解本实用新型，将在下列的描述中提出详细的结构及步骤，以便阐释本实用新型提出的技术方案。本实用新型的较佳实施例详细描述如下，然而除了这些详细描述外，本实用新型还可以具有其他实施方式。
36.一种推挽功率放大电路，如图1所示，包括射频输入端口n、第一推挽功率放大器100和第二推挽功率放大器200，所述射频输入端口n分别耦合至所述第一推挽功率放大器100的输入端和所述第二推挽功率放大器200的输入端。
37.在一具体实施例中，射频输入端口n，被配置为接收射频输入信号，将所述射频输入信号转换为第一输入信号和第二输入信号；并将所述第一输入信号输入至第一推挽功率放大器100的输入端，以及将所述第二输入信号输入至第二推挽功率放大器200的输入端。
38.其中，第一推挽功率放大器100用于对第一输入信号进行放大处理。第二推挽功率放大器30用于对第二输入信号进行放大处理。可以理解地，本技术的推挽功率放大电路包括第一推挽功率放大器20和第二推挽功率放大器30，相比于仅包括单个推挽功率放大器的电路，本技术的推挽功率放大电路具有更大的输出功率。
39.所述第一推挽功率放大器100包括第一差分放大晶体管m1、第二差分放大晶体管m2和第一电容c1。所述第一电容c1的一端耦合至所述第一差分放大晶体管m1的输出端，另一端耦合至所述第二差分放大晶体管m2的输出端。在一具体实施例中，所述第一电容c1被配置为对第一差分放大晶体管m1输出端的阻抗和第二差分放大晶体管m2输出端的阻抗进行调整，以满足阻抗匹配的需求。例如，将第一差分放大晶体管m1输出端的感性阻抗和第二差分放大晶体管m2输出端的感性阻抗转换成容性阻抗。
40.所述第二推挽功率放大器200包括第三差分放大晶体管m3、第四差分放大晶体管m4和第二电容c2。所述第二电容c2的一端耦合至所述第三差分放大晶体管m3的输出端，另一端耦合至所述第四差分放大晶体管m4的输出端。在一具体实施例中，所述第二电容c2被配置为对第三差分放大晶体管m3输出端的阻抗和第四差分放大晶体管m4输出端的阻抗进行调整，以满足阻抗匹配的需求。例如，将第三差分放大晶体管m3输出端的感性阻抗和第四差分放大晶体管m4输出端的感性阻抗转换成容性阻抗。
41.其中，第一差分放大晶体管m1、第二差分放大晶体管m2、第三差分放大晶体管m3和第四差分放大晶体管m4可以为bjt晶体管，也可以为场效应晶体管(fet)。可选地，第一差分放大晶体管m1包括至少一个bjt晶体管(例如，hbt晶体管)或至少一个场效应晶体管。示例性地，第一差分放大晶体管m1可以为多个bjt晶体管并联而成。第二差分放大晶体管m2包括至少一个bjt晶体管(例如，hbt晶体管)或至少一个场效应晶体管。示例性地，第二差分放大晶体管m2可以为多个bjt晶体管并联而成。第三差分放大晶体管m3包括至少一个bjt晶体管(例如，hbt晶体管)或至少一个场效应晶体管。示例性地，第三差分放大晶体管m3可以为多个bjt晶体管并联而成。第四差分放大晶体管m4包括至少一个bjt晶体管(例如，hbt晶体管)或至少一个场效应晶体管。示例性地，第四差分放大晶体管m4可以为多个bjt晶体管并联而成。
42.可以理解地，第一差分放大晶体管m1和第二差分放大晶体管m2可以为第一推挽功率放大器中的任一放大级，示例性地，该放大级可以为驱动级、中间级或者输出级中的任一放大级。第三差分放大晶体管m3和第四差分放大晶体管m4可以为第二推挽功率放大器中的任一放大级，示例性地，该放大级可以为驱动级、中间级或者输出级中的任一放大级。
43.在一具体实施中，参照下图5所示，第一推挽功率放大器100还包括第一前级转换电路30。第一前级转换电路30被配置为将射频输入端口n输出的第一输入信号转换为第一转换信号和第二转换信号，以及将第一转换信号输入至第一差分放大晶体管m1的输入端和
将第二转换信号输入至第二差分放大晶体管m2的输入端。第二推挽功率放大器20还包括第二前级转换电路40。第二前级转换电路40被配置为将射频输入端口n输出的第二输入信号转换为第三转换信号和第四转换信号，以及将第三转换信号输入至第三差分放大晶体管m3的输入端和将第四转换信号输入至第四差分放大晶体管m4的输入端。
44.在本实施例中，第一前级转换电路30优选为第一输入巴伦。第二前级转换电路40优选为第二输入巴伦。具体地，第一输入巴伦的第一输入端与所述射频输入端口n连接，第一输入巴伦的第二输入端与接地端相连，第一输入巴伦的第一输出端与所述第一差分放大晶体管m1的输入端相连，第一输入巴伦的第二输出端与所述第二差分放大晶体管m2的输入端相连，以将第一转换信号输入至第一差分放大晶体管m1的输入端和将第二转换信号输入至第二差分放大晶体管m2的输入端。第二输入巴伦的第一输入端与所述射频输入端口n连接，第二输入巴伦的第二输入端与接地端相连，第二输入巴伦的第一输出端与所述第三差分放大晶体管m3的输入端相连，第二输入巴伦的第二输出端与所述第四差分放大晶体管m4的输入端相连，以将第三转换信号输入至第三差分放大晶体管m3的输入端和将第四转换信号输入至第四差分放大晶体管m4的输入端。
45.在一具体实施例中，参照下图5所示，推挽功率放大电路还包括输入转换电路50，输入转换电路50优选为输入转换巴伦。输入转换巴伦的第一输入端与射频输入端口相连，输入转换巴伦的第二输入端与接地端相连，输入转换巴伦的第一输出端与与第一输入巴伦的第一输入端相连，输入转换巴伦的第二输出端与为第二输入巴伦的第一输入端相连，用于将射频输入信号转换成第一输入信号输出至第一输入巴伦和第二输入信号输出至第二输入巴伦。
46.具体地，第一推挽功率放大器100和第二推挽功率放大器200并行设置，所述第一差分放大晶体管m1设置在远离所述第二推挽功率放大器200的一侧，所述第四差分放大晶体管m4设置在远离所述第一推挽功率放大器100的一侧。在一具体实施例中，理想状态下，为了满足推挽功率放大电路的阻抗匹配需求和阻抗平衡需求，第一差分放大晶体管m1输出端、第二差分放大晶体管m2输出端、第三差分放大晶体管m3输出端和第四差分放大晶体管m4输出端的阻抗应保持平衡/相同状态。然而，在实际应用和设计过程中，由于经第一差分放大晶体管m1、第二差分放大晶体管m2、第三差分放大晶体管m3和第四差分放大晶体管m4进行放大处理后的信号需经后级电路进行信号合并转换，而由于后级电路(例如：后级准换巴伦)的自身结构特性或者其他因素，会导致第一差分放大晶体管的输出端、所述第二差分放大晶体管的输出端、所述第三差分放大晶体管的输出端和所述第四差分放大晶体管的输出端之间阻抗出现不平衡的现象，从而造成推挽功率放大电路的整体损耗过大。
47.针对于此，本技术通过将所述第一电容c1的一端耦合至所述第一差分放大晶体管m1的输出端，另一端耦合至所述第二差分放大晶体管m2的输出端；所述第二电容c2的一端耦合至所述第三差分放大晶体管m3的输出端，另一端耦合至所述第四差分放大晶体管m4的输出端；其中，所述第一电容和所述第二电容被配置为使所述第一差分放大晶体管的输出端、所述第二差分放大晶体管的输出端、所述第三差分放大晶体管的输出端和所述第四差分放大晶体管的输出端之间阻抗平衡。
48.本实施例中，通过将所述第一电容的一端耦合至所述第一差分放大晶体管的输出端，另一端耦合至所述第二差分放大晶体管的输出端；所述第二电容的一端耦合至所述第
三差分放大晶体管的输出端，另一端耦合至所述第四差分放大晶体管的输出端；通过调整所述第一电容c1和所述第二电容c2的电容值，使得所述第一电容c1和所述第二电容c2在对第一推挽功率放大器100和第二推挽功率放大器200进行阻抗调整的同时，还能使所述第一差分放大晶体管m1的输出端、所述第二差分放大晶体管m2的输出端、所述第三差分放大晶体管m3的输出端和所述第四差分放大晶体管m4的输出端之间满足阻抗平衡的需求；从而解决了述第一差分放大晶体管的输出端、所述第二差分放大晶体管的输出端、所述第三差分放大晶体管的输出端和所述第四差分放大晶体管的输出端之间的阻抗不平衡而导致的推挽功率放大电路的整体损耗过大的问题，进而优化了推挽功率放大电路的整体性能。
49.进一步地，所述第一电容和所述第二电容被配置为使所述第一差分放大晶体管的输出端阻抗、所述第二差分放大晶体管的输出端阻抗、所述第三差分放大晶体管的输出端阻抗和所述第四差分放大晶体管的输出端阻抗相同。
50.其中，所述第一电容c1的电容值和所述第二电容c2的电容值不同。在一具体实施例中，由于第一差分放大晶体管m1、所述第二差分放大晶体管m2、所述第三差分放大晶体管m3和所述第四差分放大晶体管m4为相同的放大晶体管，因此在理想状态下，为了满足推挽功率放大电路的阻抗匹配需求，第一电容c1和第二电容c2通常为电容值相同的电容。然而在实际应用过程中，由于第一差分放大晶体管m1的输出端、所述第二差分放大晶体管m2的输出端、所述第三差分放大晶体管m3的输出端和所述第四差分放大晶体管m4的输出端之间的阻抗往往不平衡，因此，本实施例通过将所述第一电容c1和所述第二电容c2设置为电容值大小不同的两个电容，从而可以补偿第一差分放大晶体管m1的输出端、所述第二差分放大晶体管m2的输出端、所述第三差分放大晶体管m3的输出端和所述第四差分放大晶体管m4的输出端之间的阻抗不平衡，进而减小推挽功率放大电路的整体损耗。
51.进一步地，所述第一电容c1的电容值大于所述第二电容c2的电容值。在一具体实施例中，由于后级电路(例如：后级准换巴伦)的自身结构特性或者其他因素的影响，第四差分放大晶体管m4输出端的阻抗通常与第一差分放大晶体管m1输出端的阻抗、第二差分放大晶体管m2输出端的阻抗、第三差分放大晶体管m3输出端之间的阻抗存在偏差。例如：第一差分放大晶体管m1输出端的阻抗、第二差分放大晶体管m2输出端的阻抗、第三差分放大晶体管m3输出端的阻抗均为5ω，而第四差分放大晶体管m4输出端的阻抗实际只为4-jx。针对于此，本实施例通过调整第一电容c1的电容值和第二电容c2的电容值，使得所述第一电容c1的电容值大于所述第二电容c2的电容值，从而使得第一差分放大晶体管m1的输出端、所述第二差分放大晶体管m2的输出端、所述第三差分放大晶体管m3的输出端和所述第四差分放大晶体管m4的输出端之间的阻抗实现平衡，即使得所述第一差分放大晶体管的输出端阻抗、所述第二差分放大晶体管的输出端阻抗、所述第三差分放大晶体管的输出端阻抗和所述第四差分放大晶体管的输出端阻抗相同，进而减小推挽功率放大电路的整体损耗。
52.优选地，在一实际应用过程中，基于第四差分放大晶体管m4输出端的阻抗与第一差分放大晶体管m1输出端的阻抗、第二差分放大晶体管m2输出端的阻抗、第三差分放大晶体管m3输出端之间的阻抗偏差，将所述第一电容c1的电容值设置为比所述第二电容c2的电容值大百分之二十时，第一差分放大晶体管m1的输出端、所述第二差分放大晶体管m2的输出端、所述第三差分放大晶体管m3的输出端和所述第四差分放大晶体管m4的输出端之间的平衡性达到最优，推挽功率放大电路的整体损耗最小。
53.在一具体实施例中，作为优选地，所述第一电容的电容值比所述第二电容的电容值大百分之二十。
54.在一具体实施例中，所述第一电容c1和所述第二电容c2的总电容值是预先根据推挽功率放大电路的整体阻抗所确定好的，即所述第一电容c1和所述第二电容c2的总电容值需满足推挽功率放大电路的阻抗匹配，所述第一电容c1和所述第二电容c2的总电容值是一固定的值。因此，本技术在对所述第一电容c1的电容值和所述第二电容c2的电容值进行调整的过程中，仍需保证所述第一电容c1和所述第二电容c2的总电容值不变。即在所述第一电容c1和所述第二电容c2的总电容值不变的前提下，所述第一电容c1增大的电容量应该和所述第二电容c2减小的电容量相同。作为优选地，所述第一电容的电容值比所述第二电容的电容值大百分之二十。示例性地，若满足推挽功率放大电路的阻抗匹配时所述第一电容c1和所述第二电容c2的总电容值应该为11ω,所述第一电容c1和所述第二电容c2的平均值为5.5ω，为了使得第一差分放大晶体管的输出端、所述第二差分放大晶体管的输出端、所述第三差分放大晶体管的输出端和所述第四差分放大晶体管的输出端之间达到阻抗平衡，本技术将所述第一电容c1设置为5ω，将所述第二电容c2设置为6ω。
55.在一具体实施例中，所述射频输入端口n被配置为接收射频输入信号，并输出第一射频信号至所述第一差分放大晶体管m1的输入端，输出第二射频信号至所述第二差分放大晶体管m2的输入端，输出第三射频信号至所述第三差分放大晶体管m3的输入端，以及输出第四射频信号至所述第四差分放大晶体管m4的输入端，其中，所述第一射频信号的相位为第一相位，所述第二射频信号的相位为第二相位，所述第三射频信号的相位为第二相位，所述第四射频信号的相位为第三相位。
56.其中，第一射频信号和第二射频信号为一对平衡的差分信号。第三射频信号和第四射频信号为一对平衡的差分信号。理想状态下，第一射频信号的相位和第四射频信号的相位相同，所述第二射频信号的相位和所述第三射频信号的相位相同。然而，实际应用过程中，由于第四差分放大晶体管m4输出端的阻抗存在偏差，因此第四射频信号的相位往往与第一射频信号的相位也存在一些偏差。示例性地，第一差分放大晶体管m1接收的第一射频信号的相位为第一相位p,第二差分放大晶体管m2接收的第二射频信号的相位为第二相位n,第三差分放大晶体管m3接收的第三射频信号的相位为第二相位n,第四差分放大晶体管m4接收的第四射频信号的相位为第三相位m，其中，第四射频信号的第三相位m为介于第一相位p和第二相位n之间的相位。
57.在一具体实施例中，所述第一推挽功率放大器100还包括第一巴伦10，所述第二推挽功率放大器200还包括第二巴伦20。
58.所述所述第一差分放大晶体管m1的输出端与所述第一巴伦10的第一输入端连接；所述第二差分放大晶体管m2的输出端与所述第一巴伦10的第二输入端连接。所述第三差分放大晶体管m3的输出端与所述第二巴伦20的第一输入端连接；第四差分放大晶体管m4的输出端与所述第二巴伦20的第二输入端连接；所述第一巴伦10的第一输出端输出射频输出信号，第二输出端与所述第二巴伦10的第一输出端连接，所述第二巴伦10的第二输出端与接地端连接。
59.所述第一推挽功率放大器10包括第一巴伦11，所述第二推挽功率放大器20包括第二巴伦21。其中，第一巴伦11被配置为对第一推挽功率放大器10放大处理后的第一射频信
号和第二射频信号进行转换合成。第二巴伦21被配置为对第二推挽功率放大器20放大处理后的第三射频信号和第四射频信号进行转换合成。
60.进一步地，所述第一巴伦10包括第一初级绕组和第一次级绕组，所述第一初级绕组包括第一初级线圈和第二初级线圈；所述第一次级绕组包括第一次级线圈和第二次级线圈；所述第一初级线圈和所述第一次级线圈耦合形成第一耦合线圈，所述第二初级线圈和所述第二次级线圈耦合形成第二耦合线圈；所述第一耦合线圈和所述第二耦合线圈邻近设置。其中，第一耦合线圈和第二耦合线圈邻近设置的最小距离约为一个线圈的宽距。
61.可选地，第一耦合线圈和第二耦合线圈可以设置在同一金属层，也可以设置在相邻的不同金属层。
62.第一初级绕组的一部分形成第一初级线圈，另一部分形成第二初级线圈；以第一初级绕组的第一端为起点，第一初级线圈的布线方向为第一方向，以第一初级绕组的第二端为起点，第二初级线圈的布线方向为第二方向；第一次级绕组包括第一次级线圈和第二次级线圈，第一次级线圈包括第一端和第二端；第二次级线圈包括第三端和第四端；以第一次级线圈的第二端为起点，所述第一次级线圈的布线方向为所述第一方向，以所述第二次级线圈的第三端为起点，所述第二次级线圈的布线方向为所述第二方向；第一方向和第二方向相同，所述第一耦合线圈和所述第二耦合线圈邻近设置。
63.在一具体实施例中，当第一耦合线圈中与第二耦合线圈相邻一侧的电流方向，与第二耦合线圈中与第一耦合线圈相邻一侧的电流方向相同时，第一耦合线圈中与第二耦合线圈相邻一侧的电流和第二耦合线圈中与第一耦合线圈相邻一侧的电流之间相互叠加，因此，通过将第一耦合线圈和第二耦合线圈邻近设置，不但可以减少第一巴伦在基板上的占用面积，还可进一步提高第一初级绕组和第一次级绕组之间的耦合度，进而提高推挽功率放大电路的耦合度和整体性能，使得该推挽功率放大电路可以支持更大的带宽。
64.所述第二巴伦20包括第二初级绕组和第二次级绕组，所述第二初级绕组包括第三初级线圈和第四初级线圈；所述第二次级绕组包括第三次级线圈和第四次级线圈；所述第三初级线圈和所述第三次级线圈耦合形成第三耦合线圈，所述第四初级线圈和所述第四次级线圈耦合形成第四耦合线圈；所述第三耦合线圈和所述第四耦合线圈邻近设置。其中，第三耦合线圈和第四耦合线圈邻近设置的最小距离约为一个线圈的宽距。
65.可选地，第三耦合线圈和第四耦合线圈可以设置在同一金属层，也可以设置在相邻的不同金属层。
66.同样地，第二初级绕组的一部分形成第三初级线圈，另一部分形成第四初级线圈；以第二初级绕组的第一端为起点，第三初级线圈的布线方向为第一方向，以第二初级绕组的第二端为起点，第四初级线圈的布线方向为第二方向；第二次级绕组包括第三次级线圈和第四次级线圈，第三次级线圈包括第一端和第二端；第四次级线圈包括第三端和第四端；以第三次级线圈的第二端为起点，所述第三次级线圈的布线方向为所述第一方向，以所述第四次级线圈的第三端为起点，所述第四次级线圈的布线方向为所述第二方向；第一方向和第二方向相同，所述第三耦合线圈和所述第四耦合线圈邻近设置。
67.在一具体实施例中，当第三耦合线圈中与第四耦合线圈相邻一侧的电流方向，与第四耦合线圈中与第三耦合线圈相邻一侧的电流方向相同时，第三耦合线圈中与第四耦合线圈相邻一侧的电流和第四耦合线圈中与第三耦合线圈相邻一侧的电流之间相互叠加，因
此，通过将第三耦合线圈和第四耦合线圈邻近设置，不但可以减少第二巴伦在基板上的占用面积，还可进一步提高第二初级绕组和第二次级绕组之间的耦合度，进而提高推挽功率放大电路的耦合度和整体性能，使得该推挽功率放大电路可以支持更大的带宽。
68.可以理解地，布线方向为用于描述线圈的外部结构所呈现出的线圈走向的方向，并不限定为在设计或者制作时线圈的绕制方向。作为一示例，以第一初级绕组的第一端为起点，第一初级线圈的线圈走向为顺时针方向；以第一初级绕组的第二端为起点，第二初级线圈的布线方向为逆顺时针方向。
69.在一具体实施例中，所述第一差分放大晶体管m1为bjt管，包括基极、集电极和发射极，所述第一差分放大晶体管m1的基极接收输入的第一射频信号，所述第一差分放大晶体管m1的集电极耦合至所述第一巴伦10的第一输入端，所述第一差分放大晶体管m1的发射极接地；所述第二差分放大晶体管m2为bjt管，包括基极、集电极和发射极，所述第二差分放大晶体管m2的基极接收输入的第二射频信号，所述第二差分放大晶体管m2的集电极耦合至所述第一巴伦的第二输入端，所述第二差分放大晶体管m2的发射极接地；所述第三差分放大晶体管m3的基极接收输入的第三射频信号，所述第三差分放大晶体管m3的集电极耦合至所述第二巴伦20的第一输入端，所述第三差分放大晶体管m3的发射极接地；所述第四差分放大晶体管m4的基极接收输入的第四射频信号，所述第四差分放大晶体管m4的集电极耦合至所述第二巴伦20的第二输入端，所述第四差分放大晶体管m4的发射极接地。
70.本技术还提供一种射频前端模组，包括基板400，设置在所述基板400上的推挽功率放大芯片300，以及设置在所述基板400上的第一巴伦10和第二巴伦20。
71.所述推挽功率放大芯片300包括射频输入端口n、第一差分放大晶体管m1、第二差分放大晶体管m2、第三差分放大晶体管m3、第四差分放大晶体管m4、第一电容c1和第二电容c2。所述射频输入端口n分别耦合至所述第一差分放大晶体管m1的输入端、所述第二差分放大晶体管m2的输入端、第三差分放大晶体管m3的输入端和所述第四差分放大晶体管m4的输入端；
72.所述推挽功率放大芯片300包括第一差分放大晶体管m1、第二差分放大晶体管m2、第三差分放大晶体管m3和第四差分放大晶体管m4，所述第一差分放大晶体管m1与所述推挽功率放大芯片300的第一焊盘a连接，所述第一焊盘a引线键合至所述所述第一巴伦10的第一输入端。所述第二差分放大晶体管m2与所述推挽功率放大芯片300的第二焊盘b连接，所述第二焊盘b引线键合至所述所述第一巴伦10的第二输入端。所述第三差分放大晶体管m3与所述推挽功率放大芯片300的第三焊盘c连接，所述第三焊盘c引线键合至所述所述第二巴伦的20第一输入端；所述第四差分放大晶体管m与所述推挽功率放大芯片300的第四焊盘d连接，所述第四焊盘d引线键合至所述所述第二巴伦20的第二输入端。
73.在一具体实施例中，为了实现设置在推挽功率放大器芯片300上的第一差分放大晶体管m1和第二差分放大晶体管m2与设置在基板上的第一巴伦10的电连接，以及实现设置在推挽功率放大器芯片300上的第三差分放大晶体管m3和第四差分放大晶体管m4与设置在基板上的第二巴伦20的电连接；可采用引线键合的连接方式进行连接。本技术通过在所述推挽功率放大器芯片300上设置第一焊盘a、第二焊盘b、第三焊盘c和第四焊盘d,以及将所述第一差分放大晶体管m1的输出端连接至所述推挽功率放大器芯片300的第一焊盘a，所述第一焊盘a通过引线键合至所述第一巴伦10的第一输入端，其中，所述第一焊盘a可通过一
条或者多条引线键合至所述所述第一巴伦10的第一输入端。且将所述第二差分放大晶体管m2的输出端连接至所述推挽功率放大器芯片300的第二焊盘b，所述第二焊盘b通过引线键合至所述第一巴伦10的第二输入端，其中，所述第二焊盘b可通过一条或者多条引线键合至所述所述第一巴伦10的第一输入端；从而实现将设置在推挽功率放大器芯片上的第一差分放大晶体管m1和第二差分放大晶体管m2与设置在基板上的第一巴伦10之间的电连接。同样地，将所述第三差分放大晶体管m3的输出端连接至所述推挽功率放大器芯片300的第三焊盘c，所述第三焊盘c通过引线键合至所述第一线圈段的第一端，其中，所述第三焊盘c可通过一条或者多条引线键合至所述第二巴伦20的第一输入端。以及将所述第四差分放大晶体管m4输出端连接至所述推挽功率放大器芯片300的第四焊盘d，所述第四焊盘d通过引线键合至所述第二线圈段的第二端，其中，所述第四焊盘d可通过一条或者多条引线键合至所述第二巴伦20的第二输入端；从而实现将设置在推挽功率放大器芯片300上的第三差分放大晶体管m3和第四差分放大晶体管m4与设置在基板上的第二巴伦20之间的电连接。
74.所述第一巴伦10的第一输出端输出射频输出信号，第二输出端与所述第二巴伦的第一输出端连接，所述第二巴伦20的第二输出端与接地端连接。
75.在一具体实施例中，理想状态下，为了满足射频前端模组的阻抗匹配需求和阻抗平衡需求，第一差分放大晶体管m1输出端、第二差分放大晶体管m2输出端、第三差分放大晶体管m3输出端和第四差分放大晶体管m4输出端的阻抗应保持平衡/相同状态。然而，在实际应用和设计过程中，由于经第一差分放大晶体管m1、第二差分放大晶体管m2、第三差分放大晶体管m3和第四差分放大晶体管m4进行放大处理后的信号需经后级电路进行信号合并转换，而由于后级电路(例如：第一巴伦和第二巴伦)的自身结构特性或者其他因素，会导致第一差分放大晶体管的输出端、所述第二差分放大晶体管的输出端、所述第三差分放大晶体管的输出端和所述第四差分放大晶体管的输出端之间阻抗出现不平衡的现象，从而造成推挽功率放大电路的整体损耗过大。
76.针对于此，本技术通过将所述第一电容c1的一端耦合至所述第一差分放大晶体管m1的输出端，另一端耦合至所述第二差分放大晶体管m2的输出端；所述第二电容c2的一端耦合至所述第三差分放大晶体管m3的输出端，另一端耦合至所述第四差分放大晶体管m4的输出端；其中，所述第一电容和所述第二电容被配置为使所述第一差分放大晶体管的输出端、所述第二差分放大晶体管的输出端、所述第三差分放大晶体管的输出端和所述第四差分放大晶体管的输出端之间的阻抗平衡/阻抗相同。
77.本实施例中，通过将所述第一电容的一端耦合至所述第一差分放大晶体管的输出端，另一端耦合至所述第二差分放大晶体管的输出端；所述第二电容的一端耦合至所述第三差分放大晶体管的输出端，另一端耦合至所述第四差分放大晶体管的输出端；通过调整所述第一电容c1和所述第二电容c2的电容值，使得所述第一电容c1和所述第二电容c2在对第一推挽功率放大器100和第二推挽功率放大器200进行阻抗调整的同时，还能使所述第一差分放大晶体管m1的输出端、所述第二差分放大晶体管m2的输出端、所述第三差分放大晶体管m3的输出端和所述第四差分放大晶体管m4的输出端之间满足阻抗平衡的需求；从而解决了因第一差分放大晶体管的输出端、所述第二差分放大晶体管的输出端、所述第三差分放大晶体管的输出端和所述第四差分放大晶体管的输出端之间的阻抗不平衡而导致的射频前端模组的整体损耗过大的问题，进而优化了射频前端模组的整体性能。
78.其中，所述第一电容c1的电容值和所述第二电容c2的电容值不同。在一具体实施例中，由于第一差分放大晶体管m1、所述第二差分放大晶体管m2、所述第三差分放大晶体管m3和所述第四差分放大晶体管m4为相同的放大晶体管，因此在理想状态下，为了满足了射频前端模组的阻抗匹配需求，第一电容c1和第二电容c2通常为电容值相同的电容。然而在实际应用过程中，由于第一差分放大晶体管m1的输出端、所述第二差分放大晶体管m2的输出端、所述第三差分放大晶体管m3的输出端和所述第四差分放大晶体管m4的输出端之间的阻抗往往不平衡，因此，本实施例通过将所述第一电容c1和所述第二电容c2设置为电容值大小不同的两个电容，从而可以补偿第一差分放大晶体管m1的输出端、所述第二差分放大晶体管m2的输出端、所述第三差分放大晶体管m3的输出端和所述第四差分放大晶体管m4的输出端之间的阻抗不平衡，进而减小了射频前端模组的整体损耗。
79.以上所述实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的精神和范围，均应包含在本实用新型的保护范围之内。