使用在栅极和/或漏极上具有穿过碳化硅通孔的晶体管管芯的堆叠RF电路拓扑的制作方法

使用在栅极和/或漏极上具有穿过碳化硅通孔的晶体管管芯的堆叠rf电路拓扑
1.优先权要求
2.本技术要求2020年4月3日向美国专利商标局提交的美国临时申请no.63/004,766的优先权，该美国临时申请的公开内容通过引用并入本文。
技术领域
3.本公开涉及集成电路装置，并且更具体地，涉及用于集成电路装置封装的结构。


背景技术：

4.rf功率放大器用于各种应用中，诸如用于无线通信系统的基站等。由rf功率放大器放大的信号通常包括具有调制载波的信号，该调制载波的频率在兆赫(mhz)到千兆赫(ghz)范围内。调制载波的基带信号通常处于相对较低的频率，并且根据应用，可以达300mhz或更高。许多rf功率放大器设计使用半导体开关装置作为放大装置。这些开关装置的示例包括功率晶体管装置，诸如mosfet(金属氧化物半导体场效应晶体管)、dmos(双扩散金属氧化物半导体)晶体管、hemt(高电子迁移率晶体管)、mesfet(金属半导体场效应晶体管)、ldmos(横向扩散金属氧化物半导体)晶体管等。
5.rf放大器通常形成为半导体集成电路芯片。大多数rf放大器在硅中实现或使用宽带隙半导体材料(即，具有大于1.40ev的带隙)实现，宽带隙半导体材料诸如是碳化硅(“sic”)和iii族氮化物材料。如本文所用的，术语“iii族氮化物”是指在氮与元素周期表的iii族元素之间形成的那些半导体化合物，iii族元素通常是铝(al)、镓(ga)和/或铟(in)。该术语还指三元和四元化合物，诸如algan和alingan。这些化合物具有经验式，其中一摩尔氮与总共一摩尔iii族元素结合。
6.基于硅的rf放大器通常使用ldmos晶体管来实现，并且可以通过相对便宜的制造呈现高水平的线性。基于iii族氮化物的rf放大器通常使用hemt实现——主要在需要高功率和/或高频操作的应用中，在该应用中，ldmos晶体管放大器可能具有固有的性能限制。
7.rf晶体管放大器可以包括一个或多个放大级，每个放大级通常实现为晶体管放大器。为了增加输出功率和电流处置能力，rf晶体管放大器通常以“单位单元”配置实现，其中大量单独的“单位单元”晶体管电并联布置。rf晶体管放大器可以实现为单个集成电路芯片或“管芯”，或者可以包括多个管芯。当使用多个rf晶体管放大器管芯时，它们可以串联和/或并联连接。
8.rf放大器通常包括匹配电路，诸如被设计用于改善有源晶体管管芯(例如，包括mosfet、hemt、ldmos等)与连接到其以用于基波操作频率处的rf信号的传输线之间的阻抗匹配的阻抗匹配电路以及被设计为至少部分地终止可能在装置操作期间产生的诸如二阶和三阶谐波产物之类的谐波产物的谐波终止电路。谐波产物的终止也会影响互调失真产物的产生。
9.(一个或多个)rf放大器晶体管管芯以及阻抗匹配和谐波终止电路可以封闭在装
置封装中。管芯或芯片可以指一小块半导体材料或在其上制造电子电路元件的其它基板。集成电路封装可以指将一个或多个管芯包封在支撑壳或封装中，该支撑壳或封装保护管芯免受物理损坏和/或腐蚀，并支撑用于连接到外部电路的电接触。集成电路装置封装中的输入和输出阻抗匹配电路通常包括提供阻抗匹配电路的至少一部分的lc网络，该阻抗匹配电路被配置为将有源晶体管管芯的阻抗匹配到固定值。电引线可以从封装延伸以将rf放大器电连接到外部电路元件，该外部电路元件诸如是输入和输出rf传输线和偏置电压源。
10.诸如阻抗匹配电路、谐波滤波器、耦合器、平衡转换器和功率组合器/分配器之类的许多功能块可以由集成无源装置(ipd)来实现。ipd包括无源电气组件，并且通常使用诸如薄膜和光刻处理之类的标准晶片制造技术来制造。ipd可以被设计为倒装芯片可安装或线可接合组件。用于ipd的基板通常是像硅、氧化铝或玻璃之类的薄膜基板，这可以使得有源晶体管管芯的制造和封装变容易。
11.用于组装rf功率装置的一些常规方法可能涉及在cpc(铜、铜钼、铜层叠结构)或铜凸缘上以陶瓷或模塑成型封装来组装晶体管管芯和匹配网络组件(例如，预匹配电容器，诸如mos电容器)中的一些组件。晶体管管芯、电容器和输入/输出引线可以用导线互连，导线诸如是金线和/或铝线。这样的组装处理可能是缓慢和依次的(例如，一次接合一个封装)，并且组装成本可能高(例如，由于金线的成本和昂贵的焊线机)。


技术实现要素：

12.根据本公开的一些实施例，射频(rf)功率放大器装置封装包括基板和在第一管芯的底表面处附接到基板的第一管芯。第一管芯包括多个晶体管单元以及在第一管芯的与底表面相反的顶表面上的顶部栅极接触件或顶部漏极接触件。顶部栅极接触件或顶部漏极接触件中的至少一个通过至少一个相应的导电通孔结构电连接到第一管芯的底表面上的至少一个相应的底部栅极接触件或底部漏极接触件。与基板相反地在第一管芯上设置集成互连结构。集成互连结构包括在第一管芯的顶部栅极接触件或顶部漏极接触件上的第一接触焊盘以及连接到封装引线、第二管芯的接触件、阻抗匹配电路系统和/或谐波终止电路系统的至少一个第二接触焊盘。
13.在一些实施例中，封装引线可以是第一封装引线，并且第一管芯的底表面上的相应的底部栅极接触件或底部漏极接触件可以电连接到第二封装引线。
14.在一些实施例中，集成互连结构可以包括用于由第一管芯的晶体管单元限定的电路的阻抗匹配电路系统的至少一部分。
15.在一些实施例中，可以在基板上设置导电路由，该导电路由限定用于由第一管芯的晶体管单元限定的电路的谐波终止电路系统的至少一部分。相应的底部栅极接触件或底部漏极接触件可以通过导电路由耦合到第二封装引线。
16.在一些实施例中，其上具有集成互连结构的第一接触焊盘的顶部栅极接触件或顶部漏极接触件可以通过相应的导电通孔结构电连接到相应的底部栅极接触件或底部漏极接触件。
17.在一些实施例中，集成互连结构可以是包括一个或多个无源电子组件的集成无源装置(ipd)。
18.在一些实施例中，第一接触焊盘可以是在ipd的面对第一管芯的顶表面的表面上
的电连接到一个或多个无源电子组件的接合焊盘。接合焊盘可以通过与顶部栅极接触件或顶部漏极接触件之间的导电凸块连接到顶部栅极接触件或顶部漏极接触件。
19.在一些实施例中，由第一管芯的晶体管单元限定的电路可以是射频(rf)放大器电路的第一级，并且第二管芯可以包括限定rf放大器电路的第二级的晶体管单元。
20.在一些实施例中，ipd可以在其导电元件之间包括绝缘材料以限定集成在其中的至少一个电容器。
21.在一些实施例中，第二管芯可以包括限定阻抗匹配电路系统的至少一部分的一个或多个电容器。
22.在一些实施例中，第一管芯可以在其底表面上的与至少一个相应的底部栅极接触件或底部漏极接触件相邻的源极接触件处附接到基板。
23.在一些实施例中，至少一个相应的底部栅极接触件或底部漏极接触件可以包括底部栅极接触件和底部漏极接触件这二者。源极接触件可以在第一管芯的底表面上位于底部栅极接触件与底部漏极接触件之间。
24.在一些实施例中，第一管芯可以包括基于iii族氮化物的材料。
25.在一些实施例中，第一管芯可以包括在碳化硅(sic)上的基于iii族氮化物的材料，并且相应的导电通孔结构可以是穿过碳化硅(tsic)通孔。
26.根据本公开的一些实施例，射频(rf)功率放大器装置封装包括基板和在第一管芯的底表面上的源极接触件处附接到基板的第一管芯。第一管芯包括多个晶体管单元以及在第一管芯的与底表面相反的顶表面处的顶部栅极接触件和顶部漏极接触件。顶部栅极接触件或顶部漏极接触件中的至少一个通过相应的导电通孔结构电连接到底表面上的相应的底部栅极接触件或底部漏极接触件。顶部栅极接触件或顶部漏极接触件在第一管芯的顶表面处连接到阻抗匹配电路系统或谐波终止电路系统中的一个，并且相应的底部栅极接触件或底部漏极接触件在第一管芯的底表面处连接到阻抗匹配电路系统或谐波终止电路系统中的另一个。
27.在一些实施例中，第一管芯可以包括基于iii族氮化物的材料。
28.在一些实施例中，可以与基板相反地在第一管芯上设置包括阻抗匹配电路系统的至少一部分的集成互连结构。顶部栅极接触件或顶部漏极接触件通过集成互连结构耦合到附接至基板的第二管芯和/或第一封装引线。
29.在一些实施例中，集成互连结构可以是包括一个或多个无源电子组件的集成无源装置(ipd)。
30.在一些实施例中，集成互连结构可以包括：在其面对第一管芯的顶表面的表面上的第一接触焊盘，其中第一接触焊盘在顶部栅极接触件或顶部漏极接触件上；以及在其所述表面上的至少一个第二接触焊盘，其中至少一个第二接触焊盘位于第二管芯的接触件上和/或通过与封装引线之一之间的导电凸块耦合到所述封装引线之一。
31.在一些实施例中，可以在基板上设置限定谐波终止电路系统的至少一部分的导电路由。相应的底部栅极接触件或底部漏极接触件可以通过导电路由耦合到第二封装引线。
32.在一些实施例中，其上具有集成互连结构的第一接触焊盘的顶部栅极接触件或顶部漏极接触件可以通过相应的导电通孔结构电连接到相应的底部栅极接触件或底部漏极接触件。
33.在一些实施例中，第二管芯可以包括在其与基板相反的表面上的至少一个接触件，并且集成互连结构的至少一个第二接触焊盘可以在所述至少一个接触件上。在一些实施例中，第二管芯可以包括一个或多个电容器。在一些实施例中，第二管芯可以包括限定rf放大器电路的级的多个晶体管单元。
34.阅读以下附图和详细描述后，根据一些实施例的其它装置、设备和/或方法对于本领域技术人员将变得清楚。除了以上实施例的任何和所有组合之外，所有这样的附加实施例都旨在被包括在本说明书内，在本发明的范围内，并受所附权利要求的保护。
附图说明
35.图1a是图示根据本公开的一些实施例的包括堆叠拓扑和导电通孔连接结构的集成电路装置封装的示例的截面图。
36.图1b是图1a的实施例的等效电路图。
37.图2a是图示根据本公开的一些实施例的包括堆叠拓扑和导电通孔连接结构的集成电路装置封装的示例的截面图。
38.图2b是图2a的实施例的等效电路图。
39.图3a是图示根据本公开的一些实施例的包括堆叠拓扑和导电通孔连接结构的集成电路装置封装的示例的截面图。
40.图3b是图3a的实施例的等效电路图。
41.图4a是图示根据本公开的一些实施例的包括堆叠拓扑和导电通孔连接结构的集成电路装置封装的示例的截面图。
42.图4b是图4a的实施例的等效电路图。
43.图5a是图示根据本公开的一些实施例的包括堆叠拓扑和导电通孔连接结构的集成电路装置封装的示例的截面图。
44.图5b是图5a的实施例的等效电路图。
45.图5c是图示根据本公开的一些实施例的图5a的实施例的封装覆盖区的底部平面图。
46.图5d是图示根据本公开的一些实施例的图5c的实施例的封装覆盖区的顶部平面图。
47.图6a和图6b分别是图示根据本公开的一些实施例的ipd的示例的平面图和透视图。
48.图7a-图7c是图示根据本公开的一些实施例的在相对表面上的接合焊盘之间包括导电通孔连接的有源晶体管管芯的示例的截面图。
49.图7d是通过图7a的顶侧金属化结构的一部分截取的截面图。
50.图8和图9是图示根据本公开的进一步实施例的包括堆叠拓扑和导电通孔连接结构的热增强集成电路装置封装的示例的截面图。
具体实施方式
51.本公开的一些实施例可能源于组装和优化包括在集成电路装置封装中的各种组件的参数的困难。例如，一些常规的基于iii族氮化物的rf放大器可以使用接合线将晶体管
管芯连接到封装引线、阻抗匹配电路和/或谐波终止电路。这些接合线具有固有电感，该固有电感可以用于实现rf放大器的阻抗匹配和/或谐波终止电路中的一些电感器。所提供的电感量可以随接合线的长度和/或截面面积(例如，直径)而变化。随着应用移向更高频率，接合线的电感可能超过阻抗匹配和/或谐波终止电路的期望电感量。可以使用非常短和/或具有大截面面积的接合线来尝试将其电感降低到合适的水平。然而，非常短的接合线可能难以焊接到位，或者可能违反可制造性的设计规则，这可能会增加制造成本，和/或可能导致更高的装置故障率。具有大截面面积的接合线可能需要rf放大器管芯上更大的栅极和/或漏极接合焊盘，这可能增加rf放大器管芯的整体尺寸。此外，在一些更高频率的应用中，甚至具有大截面面积的非常短的接合线也可能具有太多电感，使得匹配网络无法例如正确地终止更高阶(例如，二阶或三阶)谐波。
52.此外，一些无源rf装置(例如，包括无源电子组件的ipd，无源电子组件诸如是电感器或电容器，在本文中通常称为无源装置)的性能可能会基于与地平面的接近度而受到影响。特别地，电感器线圈的品质因数q可能随着电感器线圈的绕组与装置封装的接地连接凸缘(或其它接地结构)之间的距离减小而减小。然而，由于管芯通常是在其表面上具有用于电连接到外部管芯或装置的导电接触元件(在本文中也称为接触焊盘、接合焊盘、焊盘或接触件)的平面结构，因此增加无源组件与地平面之间的距离可能增加将无源组件与包括在有源晶体管管芯(在本文中也称为晶体管管芯或有源管芯)中的一个或多个有源电子组件(例如，晶体管，诸如包括晶体管单元的功率晶体管装置)连接的接合线的长度。增加的连接长度可能会降低或抵消无源组件提供的阻抗匹配网络尤其是在较高频率下的有效性。
53.与可能使用线接合回路来实现输入和输出预匹配的一些常规rf功率装置相比，本公开的实施例提供了针对高功率应用(例如，针对5g或基站应用)的封装rf功率产品中的组件的布置，其中通过包括层或基板上的导电组件的本文通常称为集成互连结构的一个或多个结构在不使用线接合的情况下来实现组件之间(例如，电路级的组件之间，诸如一个或多个有源晶体管管芯的接合焊盘之间，和/或有源晶体管管芯的接合焊盘与封装的栅极和/或漏极引线之间)的连接。
54.集成互连结构或装置(或“集成互连”)通常可以指在层或基板上包括诸如电阻器(包括传输线)、通孔、电感器和/或电容器之类的集成电路系统的结构，例如，具有集成迹线、通孔和/或电路系统的电介质基部结构，可以用于代替接合线，以减少和/或避免相关的寄生感应和制造问题。在本文所述的一些实施例中，集成互连可以实现为无源装置(包括具有诸如硅、氧化铝或玻璃之类的薄膜基板的ipd)和/或导电布线结构(包括再分布层(rdl)结构或其它基板上的导电线)。如上所述，ipd包括电感器和/或其它无源电气组件，并且可以使用诸如薄膜和/或光刻处理的标准半导体处理技术来制造。ipd可以是倒装芯片可安装或可线接合的组件，并且可以包括诸如硅、氧化铝或玻璃之类的薄膜基板。rdl结构是指具有导电层图案和/或导电通孔的基板或层叠。可以使用半导体处理技术通过在基部材料上沉积导电和绝缘层和/或图案以及通过在结构内形成用于通过rdl结构传输信号的通孔和铜路由图案来制造rdl结构。
55.集成互连可以如本文所述用来提供与晶体管管芯的输入、输出和/或级之间的连接，以及提供对于(一个或多个)晶体管管芯的操作可能有用和/或必需的电路。例如，集成互连可以提供被配置为减少有源晶体管管芯之间和/或连接到封装引线的外部装置之间的
阻抗失配的阻抗。在具体示例中，用于有源晶体管管芯的输入和/或输出预匹配网络电路可以通过诸如ipd之类的集成互连来实现，从而导致最小的线接合或没有线接合。在一些实施例中，例如在多级放大器实现中，包括与一个或多个晶体管管芯的相应的接触件面对的相应的接触件的倒装芯片ipd可以用于互连多个晶体管管芯。也就是说，在一些实施例中，集成互连可以提供互连功能和阻抗匹配/谐波终止功能两者，从而可以减少或消除封装中对线接合的使用。在一些实施例中，如本文所述的ipd可以没有有源组件。
56.在一些实施例中，为有源管芯提供阻抗匹配网络的ipd(在本文中也称为预匹配ipd)直接放置或堆叠在晶体管管芯和/或电容器芯片的栅极和/或漏极接触焊盘的顶部，从而以零或非常少的线接合减少或最小化与互连相关的损耗。此外，多个芯片可以以分批处理进行组装，进一步减少组装时间和成本。无源组件与诸如装置封装管芯焊盘的接地连接凸缘之类的附接表面之间的升高高度或增加的距离(由例如在100μm厚的有源晶体管管芯顶部的堆叠布置提供)可以减少对地的电容耦合，从而减少或最小化对品质因数q的负面影响(并且在某些情况下增加品质因数q)，减少或最小化无源组件的损耗，并导致更好的rf性能。
57.附加的无源组件(例如，用于特定应用)可以包括在无源装置中和/或在封装的直接位于无源装置下方的附接表面上。例如，在一些实施例中，用于预匹配和/或谐波终止的电容器(例如，mos电容器)可以放置在输入预匹配ipd与附接表面之间。类似地，可以在输出预匹配ipd与附接表面之间放置高密度输出电容器，以改善视频带宽(vbw)，从而为容纳高密度vbw电容器提供更大的区域。在一些实施例中，无源装置可以包括集成在其中的电容器，诸如mim(金属-绝缘体-金属)电容器。
58.本公开的实施例进一步提供晶体管管芯配置，由此有源晶体管管芯的一个或多个接触件或接合焊盘可以通过集成互连结构或装置(例如，倒装芯片ipd)从管芯的一侧并且使用本文也称为导电通孔(例如，在延伸通过基于sic的晶体管管芯时，穿过碳化硅(tsic)通孔)的导电通孔连接结构从管芯的另一侧被同时连接。例如，晶体管管芯的底侧(例如，与封装基板附接表面相邻)的底部接触件或底部接合焊盘可以连接到封装基板(例如，rdl层)中或上的匹配元件(例如，用于谐波终止)，而晶体管管芯的顶侧(例如，与封装基板附接表面相反)的顶部接触件或顶部接合焊盘可以连接到层或基板上包括导电组件的一个或多个结构(例如，集成互连结构)，或反之亦然，其中相应的tsic通孔在顶部接触件和底部接触件之间延伸。
59.提供将晶体管管芯的不同表面上的接触件连接的导电通孔(例如，在晶体管管芯的顶表面和底表面上的相应的栅极接触件和/或相应的漏极接触件之间延伸)可以消除对将rf信号连接到封装的栅极/漏极引线的附加的ipd、铜垫片和/或线接合的需要。此外，导电通孔提供了接触封装栅极/漏极引线的多个路径，这允许在晶体管管芯的底表面处在基板中/上至少有一些阻抗匹配贡献(例如，通过rdl上的导电路由)，同时允许在晶体管管芯的顶表面处的阻抗匹配(例如，通过堆叠的ipd)以进一步预匹配基频和/或谐波。晶体管管芯的顶部和底部处的匹配贡献的组合允许将预匹配电路集成到更小的空间中，且可减轻或消除需要在多个功能之间共享接合焊盘空间而导致的性能下降。
60.也就是说，与其中在漏极与调谐线之间或在用于预匹配基频的导线和/或ipd与用于谐波终止的导线和/或ipd之间共享晶体管接合焊盘空间的一些常规封装相比，本公开的
实施例可以使晶体管接合焊盘的一个整个侧部(例如，顶侧)专用于一个功能，且使另一整个侧部(例如，底侧，通过tsic通孔)专用于另一个功能。例如，有源管芯的顶部接合焊盘可以专用于在基频f0处的阻抗匹配，而底部接合焊盘可以提供用于输入/输出和谐波终止的连接，如图中所图示的，或反之亦然。在具体实施例中，可以通过tsic通孔和路由到底侧rdl上的迹线来实现输入和输出上的谐波终止，而顶侧与用于预匹配基频的倒装芯片ipd连接。可替代地，代替串联和分流线共享同一接合焊盘上的空间，分流调谐线可以从顶侧在倒装芯片ipd中实现，且串联漏极连接从底侧直接到漏极引线。更一般来说，预匹配、谐波终止和/或装置互连可以通过使用本文所述的导电通孔连接和集成互连的组合从晶体管接合焊盘的顶侧、底侧或双侧进行。
61.本公开的实施例因此可以使用堆叠芯片拓扑和包括通孔连接结构的晶体管管芯的组合来较大地减轻栅极和漏极接合线之间的耦合的问题，该问题可能导致增益损耗和不稳定。在一些实施例中，可以消除或减少栅极和/或漏极接合线，且集成互连(例如，预匹配ipd)中的薄型、低剖面导电迹线可以提供其间的很少耦合和/或至输出线或迹线的较低耦合。
62.本公开的实施例可以用在用于5g和基站应用的rf功率产品中以及用在雷达和/或单片微波集成电路(“mmic”)型应用中。例如，基于iii族氮化物的rf放大器可以被实现为mmic装置，其中一个或多个晶体管管芯与其相关联的阻抗匹配和谐波终止电路一起在单个集成电路管芯中实现。
63.图1a是图示根据本公开的一些实施例的包括堆叠拓扑和通孔连接结构的集成电路装置封装的示例的截面图。如图1a中所示，本公开的一些实施例提供了rf功率装置封装100，该rf功率装置封装100包括组装在封装基板101的附接表面101s上的有源晶体管管芯105以及电容器芯片或管芯104(例如，mos电容器)，有源晶体管管芯105包括至少一个导电通孔结构105v，集成互连装置(图示为ipd或其它无源装置110i)与附接表面101s相对。
64.有源管芯105可以包括例如限定rf功率放大器的功率晶体管装置。在一些实施例中，有源管芯105可以包括分立的多级、mmic和/或多路径(例如，doherty)晶体管装置。(一个或多个)导电通孔结构105v可以物理上延伸通过有源管芯105的半导体层结构，以电连接其不同侧或表面上的接触件105p(诸如，接合焊盘)。在一些实施例中，(一个或多个)通孔结构105v可以包括延伸通过基于iii族氮化物的半导体层结构230的导电栅极通孔262、导电漏极通孔264和/或导电源极通孔266，如以下参考图7a-图7c的有源管芯705更详细所描述的。
65.本文所述的有源晶体管管芯可以在硅中或使用宽带隙半导体材料来实现，宽带隙半导体材料诸如是碳化硅(“sic”)和iii族氮化物材料。在具体实施例中，有源管芯可以是基于iii族氮化物的，诸如氮化镓(gan)，和/或是基于碳化硅(sic)的，包括在半导体层结构的上部中并联连接的单位单元晶体管以及在半导体层结构的与附接表面相邻的下或底表面上与源极接触件相邻的栅极接触件和/或漏极接触件。术语“半导体层结构”可以指包括一个或多个半导体层的结构，半导体层诸如是半导体基板和/或半导体外延层。在图1a中，有源管芯105包括sic管芯上的rf gan，一个接触件105p(在该示例中为漏极接触件)包括漏极通孔结构105v(在该示例中为穿过碳化硅(tsic)通孔结构)，该漏极通孔结构105v提供管芯105的顶侧或顶表面至管芯105的与附接表面101s相邻的底侧或底表面上的漏极接触件
105p之间的电连接和信号路由。
66.在图1a的示例中，基板101是再分布层(rdl)层叠结构。rdl101可以包括使用半导体处理技术制造的导电层。然而，应理解，基板101不受该限制；例如，基板101可以是印刷电路板(例如，具有金属迹线的多层印刷电路板)、包括导电通孔和/或导电焊盘的陶瓷基板或用于有源管芯105的任何其它合适的安装表面。rdl 101的底侧包括封装引线(具体为栅极引线102g、漏极引线102d和源极引线102s，统称为封装引线102)，该封装引线在附接表面101s上的组件与诸如外部电路板之类的外部装置(未示出)之间传导电信号。附接表面101s可以包括一个或多个导电管芯焊盘103，在一些实施例中一个或多个导电管芯焊盘103可以提供用于封装100的组件的电气地。rdl 101包括用于传输信号的通孔和/或多层导电路由，以从底侧漏极接合焊盘105p向封装100的外部漏极引线102d传递信号。rdl 101中的信号迹线可以具有距源极引线102s的足够间距(例如，大于约5μm)，以避免信号对地短路和/或引入有害寄生耦合。
67.由于rf放大器经常用于高功率和/或高频应用，因此在操作期间可能会在(一个或多个)晶体管管芯内产生高水平的热量。如果(一个或多个)晶体管管芯变得太热，则rf放大器的性能(例如，输出功率、效率、线性度、增益等)可能劣化和/或(一个或多个)晶体管管芯可能损坏。因此，rf放大器通常安装在可以优化或以其它方式配置用于热移除的封装中。在图1a的示例中，源极引线102s包括或附接至提供导热性(例如，散热器)的导电散热结构103(图示为嵌入的导电块或通孔)。具体地，rdl 101的在晶体管管芯105下方的一部分可以填充(例如，大于约85％的填充、完全填充或几乎完全填充)铜通孔的高密度导电阵列103，用于将热量从晶体管管芯105的晶体管传输离开。在嵌入式封装处理中，导电结构103也可以用例如嵌入式铜块或硬币填充。晶体管管芯105和电容器芯片104利用诸如共晶材料、预涂层(例如，ausn预涂层)、预成型、烧结(例如，ag-烧结)等的管芯附接材料107和技术附接至rdl 101的附接表面101s。
68.仍然参考图1a，有源晶体管管芯105与封装引线102之间(具体为晶体管管芯105的顶侧或表面上的接触件或接合焊盘105p与封装引线102之间)的一个或多个连接通过集成互连110i(在该示例中为ipd110i)和/或通孔结构105v来实现而不需要其间的线接合。通过通孔结构105v提供的连接还可以包括基板101中的一个或多个导电元件(例如，导电迹线或通孔)。由无源装置110i提供的连接与附接表面101s或基板101相对(而不是在其中)，其中有源管芯105的底侧或表面附接到附接表面101s或基板101。更具体来说，晶体管管芯105的顶表面上的接合焊盘105p连接到ipd 110i的面对表面上的接合焊盘110p，且ipd 110i的接合焊盘110p通过导电布线结构114连接到栅极引线102g。如上所述，(一个或多个)无源装置110i可以包括半导体或其它基板上的无源电子组件，诸如电阻器/传输线、电感器和/或电容器。(一个或多个)通孔结构105v还可以提供一些串联电感和/或电阻。
69.在图1a中，无源装置110i的组件被配置为向由有源管芯105的晶体管单元限定的电路(例如，rf放大器电路)提供输入阻抗匹配网络，且被图示为ipd，但本文所述的无源装置不限于此。输入阻抗匹配电路系统可以使输入到rf功率装置封装100的rf信号的基波分量的阻抗与有源管芯105的输入处的阻抗匹配。在图1a的示例中，ipd 110i并入用于预匹配基频f0以及还用于终止可能存在于输入处的基波rf信号的谐波(例如，2f0)的电感器和传输线的布置。
70.在图1a的示例中，用于输入预匹配网络的ipd 110i是倒装芯片装置，在ipd 110i的表面上包括接合焊盘110p。ipd 110i因此在晶体管管芯105和电容器芯片104的顶部被“倒装芯片”，使得ipd 110i的接合焊盘110p分别与晶体管管芯105和电容器芯片104的接合焊盘105p和104p对齐。ipd 110i可以包括用于将接合焊盘110p连接到接合焊盘105p和104p的导电凸块111(例如，导电环氧图案或焊料凸块，其在一些实施例中预附接到ipd 110)。导电凸块111还可以预放置在晶体管管芯105的底侧漏极焊盘105p上，以通过rdl 101中的导电迹线和/或通孔将漏极焊盘105p连接到封装漏极引线102d。
71.通过研磨晶片(用于管芯或电容器芯片)和/或通过使用不同厚度的预成型件107来在ipd 110i下方对齐元件104和105的高度，可以将电容器芯片104和晶体管管芯105的顶表面对齐到同一高度。这样，封装100在基板101与集成互连110i之间包括堆叠结构，其中元件104和105附接到附接表面101s(其可以提供至地的电连接)。集成互连110i和至少一个通孔结构105v的组合提供了元件104、105与引线102之间的电连接，而不需要在元件104和105与引线102之间延伸的相应接合线。封装材料(图示为塑料模塑成型件(omp)113)包封或以其它方式为管芯105、110提供保护，同时提供对引线102的接入以连接到本文通常称为外部装置的封装100外部的电路或装置。模塑成型件113可以基本上围绕管芯105、110，并且可以由塑料或塑料聚合物化合物形成，从而提供保护免受外部环境影响。模塑成型类型的封装的优点包括减小了封装的整体高度或厚度以及针对引线102之间的布置和/或间距的设计灵活性。在一些实施例中，如本文所述的模塑成型类型的封装可以具有约为400微米(μm)至约700μm的高度或omp厚度。在其它实施例中，管芯105、110可以包括在包括陶瓷材料的开腔封装(例如，热增强封装(tepac或t3pac))中，该开腔封装限定了围绕管芯105、110的空腔并且可以具有约1400微米(μm)至约1700μm的高度或厚度。
72.图1b是图1a的实施例的等效电路图。输入预匹配网络由ipd110i和输入电容器104实现，以提供基频f0处的l-c匹配电路(例如，低通l-c)以及用于谐波频率(例如，2f0)的最佳终止的分流l电感ls匹配电路(例如，高通ls)。可以选择输入ipd 110i中的串联传输线110r来提供从晶体管管芯105到栅极引线102g的适当的阻抗变换。串联传输线(例如，由导电结构110r提供)可以被视为板传输线匹配网络的延伸，且电宽度可以被选择或配置为实现用于阻抗匹配的期望特性阻抗。漏极通孔105v提供从晶体管管芯105的底侧的漏极接触件105p至漏极引线102d的串联漏极连接，且其自身包括一些内部电感。
73.由本文所述的栅极和/或漏极通孔105v注入的串联电感可以是由可相比的栅极和漏极接合线注入的串联电感的一小部分(例如，由常规栅极和漏极接合线注入的电感的15-20％的级别)，这可以确保针对基于iii族氮化物的rf放大器的各种匹配电路可以提供最佳量的串联电感。这样，本文所述的栅极和/或漏极通孔105v可以有助于晶体管管芯105的输入和/或输出处的阻抗匹配和/或谐波终止电路。在封装基板101内可以提供进一步的贡献，如图2a和图2b中所示。
74.图2a是图示根据本公开的一些实施例的包括堆叠拓扑和通孔结构的集成电路装置封装的示例的截面图。如图2a中所示，rf功率装置封装200包括组装在封装基板101的附接表面101s上的包括多个通孔结构105v的有源晶体管管芯105以及电容器芯片或管芯104(例如，mos电容器)，其中集成互连(图示为ipd或其它无源装置110i)与附接表面101s相对。封装200包括与图1a中所示类似的组件和连接，但是在图2a的示例中，栅极和漏极接触件
105p两者均包括相应的通孔结构105v(在该示例中为相应的tsic通孔结构)，该通孔结构105v提供管芯105的顶侧或表面至分别在管芯105的与附接表面101s相邻的底侧或表面上的栅极和漏极接触件105p之间的电连接和信号路由。
75.在图2a中，晶体管管芯105的底侧的栅极接触件105p用于实现输入侧的谐波终止。底部栅极接触件105p接触rdl 101上的导电迹线路由101lci，该导电迹线路由101lci被配置为提供附加电感和分流电容。随着输入谐波可能需要的电感和/或电容的量可以相对小，可以通过由栅极侧通孔105v提供的电感和在rdl 101上和/或中的附加导电迹线路由101lci(例如，导电迹线和开路分流器短截线)的组合来实现针对输入谐波终止的期望阻抗。针对输入预匹配的倒装芯片ipd110i和电容器管芯104因此可以被更具体地配置为例如使用倒装芯片ipd 110i下方具有更少电容器的更小电容器芯片104(在图2b中示出为单个电容器c)来提供基频f0处的阻抗匹配。也就是说，由于栅极通孔105v，顶部栅极接触件105p可以专用于通过ipd 110i的阻抗匹配，而底部栅极接触件105p可以提供针对输入谐波终止101lci的连接(栅极通孔105v的阻抗限定输入谐波终止的一部分)。此外，与图1a相比，导电结构103(例如，铜块)在尺寸上减小，且被限制在晶体管管芯105下方，在电容器管芯104与源极引线102s之间在rdl 101中有分开的连接。
76.图2b是图2a的实施例的等效电路图。与图1b中所示类似，输入预匹配网络由ipd 110i和输入电容器104实现，以提供基频f0处的l-c匹配电路(例如，低通l-c)。在图2b中，输入谐波终止由封装基板101中的导电迹线路由101lci的电感l和电容c提供。栅极引线102g与漏极引线102d之间的连接分别由ipd 110i中的串联传输线110r和漏极通孔105v的串联电感提供。
77.图3a是图示根据本公开的一些实施例的包括堆叠拓扑和通孔结构的集成电路装置封装的示例的截面图。如图3a中所示，本公开的一些实施例提供了rf功率装置封装300，该rf功率装置封装300包括组装在封装基板101的附接表面101s上的有源管芯105以及电容器芯片或管芯104、106。如图2a中那样，晶体管管芯105的栅极和漏极接触件105p两者均包括相应的导电通孔连接结构105v(在该示例中为相应的tsic通孔结构)，该导电通孔连接结构105v提供管芯105的顶侧至分别在管芯105的与附接表面101s相邻的底侧的栅极和漏极接触件105p之间电连接和信号路由。
78.图3a的封装300还包括与附接表面101s相对且连接到晶体管管芯105的顶侧处的栅极和漏极接触件或焊盘105p的相应的集成互连(图示为无源装置110i、110o；统称为110)。具体地，无源装置110的组件被配置为针对由有源管芯105的晶体管限定的电路(例如，rf放大器电路)提供输入110i和输出110o阻抗匹配网络，且被图示为高q ipd，但是本文所述的无源装置不限于此。输入阻抗匹配电路可以使输入至rf功率装置封装300的rf信号的基波分量的阻抗与晶体管管芯105的顶侧处的栅极焊盘105p处的阻抗匹配，且输出阻抗匹配电路可以将从rf功率装置封装300输出的rf信号的基波分量的阻抗与连接到晶体管管芯105的顶侧处的漏极焊盘105p的电路系统的阻抗匹配。在图3a的示例中，用于输入和输出预匹配网络的ipd 110是包括ipd 110的表面上的相应的接合焊盘110p的倒装芯片装置，ipd 110被“倒装芯片”在晶体管管芯105和电容器芯片104、106的顶部，使得ipd 110的接合焊盘110p分别与晶体管管芯105的接合焊盘105p以及电容器芯片104、106的接合焊盘104p、106p对齐，且通过导电凸块111与之连接。如上所述，通过研磨晶片(用于管芯或电容器芯
片)和/或通过使用不同厚度的预成型件107来对齐元件104、105和106的高度，可以将电容器芯片104、106和晶体管管芯105的顶表面对齐到同一高度。
79.仍然参考图3a，晶体管管芯105的输入和输出两者处的谐波终止由栅极和漏极通孔105v、底侧接触件或接合焊盘105p以及rdl 101上的迹线路由101lci、101lco来实现。具体地，栅极通孔105v和晶体管管芯105的底侧处的栅极接触件105p连接到rdl 101上的导电迹线路由101lci，该导电迹线路由101lci被配置为提供附加电感和分流电容以对可能存在于有源管芯105的输入处的基波rf信号的谐波(例如，2f0)短路到地。同样，漏极通孔105v和晶体管管芯105的底侧处的漏极接触件105p连接到rdl 101上的导电迹线路由101lco，该导电迹线路由101lco被配置为提供附加电感和分流电容以对可能存在于有源管芯105的输出处的基波rf信号的谐波短路到地。
80.因此晶体管管芯105的顶侧处的栅极和漏极焊盘105p上的倒装芯片ipd 110i和110o专用于预匹配晶体管管芯105的输入和输出处的基频f0。如图2a的示例中那样，单个电容器104(例如，mos电容器)可以连接到晶体管管芯105的顶侧处的输入以提供阻抗匹配电路系统，而输入谐波终止电路系统由通过栅极通孔105v连接到晶体管管芯105的底侧处的输入的迹线路由101lci来实现。类似地，单个电容器(例如，mos电容器或用于改善视频带宽(vbw)的高密度电容器)可以连接到晶体管管芯105的顶侧处的输出，以提供阻抗匹配电路系统，而输出谐波终止电路系统由通过漏极通孔105v连接到晶体管管芯105的底侧处的输出的迹线路由101lco来实现。也就是说，通过使用用于谐波终止的底侧接触件105p，顶侧接触件105p可以仅用于基频预匹配，其可以被配置用于较低损耗且因此提供了较高rf性能。如图2a中那样，导电结构103(例如，铜块)在尺寸上减小且被限制在晶体管管芯105下方，在rdl 101中有电容器管芯104、106与源极引线102s之间的分开连接。
81.这样，封装300在基板101与集成互连110i、110o之间包括堆叠结构，其中元件104、105和106附接到附接表面101s(其可以提供对地电连接)。集成互连110i、110o和通孔结构105v的组合提供了元件104、105和106与引线102之间的电连接，而没有在元件104、105和106与引线102之间延伸的相应接合线。具体地，通孔结构105v提供了针对栅极和/或漏极接触件105p的附加信号路由路径，这允许在晶体管管芯105的输入和输出处并入频率匹配拓扑的更大灵活性。
82.图3b是图3a的实施例的等效电路图。在晶体管管芯105的顶侧提供基频f0处的阻抗匹配，其中输入预匹配网络由ipd 110i和输入电容器104实现，以提供l-c匹配电路(例如，低通l-c)，且输出预匹配网络由输出电容器106和ipd 110o实现，以提供分流-l电感ls匹配电路(例如，高通ls)。在晶体管管芯105的底侧处提供谐波频率(例如，2f0)的终止，其中输入谐波终止由封装基板101中的导电迹线路由101lci的电感和电容结合栅极通孔105v来提供，且输出谐波终止由封装基板101中的导电迹线路由101lco的电感和电容结合漏极通孔105v来提供。输入110i和输出110o ipd中的每个中的串联传输线110r可以被选择为分别提供从晶体管管芯105的顶侧处的栅极和漏极接合焊盘105p至栅极引线102g或漏极引线102d的适当阻抗变换。串联传输线(例如，由导电结构110r提供)可以被视为板传输线匹配网络的延伸，其中电宽度被选择或被配置为实现用于阻抗匹配的期望特性阻抗。
83.图4a是图示根据本公开的一些实施例的集成电路装置封装的示例的截面图，该集成电路装置封装包括堆叠拓扑和导电通孔连接结构。如图4a中所示，rf功率装置封装400包
括组装在基板101上的有源晶体管管芯405i、405o和集成互连(图示为ipd或其它无源装置410)。如图1a中那样，基板101被实现为导电结构103(例如，铜块)，该导电结构103提供附接表面101s、源极引线102s和用于从晶体管管芯405i、405o的晶体管传输热离开的导热性(例如，散热器)，且由无源装置410提供的连接与附接表面101s或基板101相对(而不是在其中)。
84.在图4a的实施例中，有源管芯405i、405o限定了多级封装的rf功率放大器装置(作为示例示出为两级)，诸如基于gan的两级rfic产品。例如，有源管芯405i可以是较小的晶体管管芯以实现驱动器级，且有源管芯405o可以是较大的晶体管管芯405o(例如在外围方面是驱动器级晶体管管芯405i的约6-8或7-10倍)以实现放大器的输出或最终级。晶体管管芯405i、405o附接到提供源极/热引线102s的基板101/导电结构103的附接表面101s，级间电容器芯片或管芯404(例如，具有集成在一个芯片中的一个或两个或更多个分开的电容器的mos或mim电容器芯片)在附接表面101s上在管芯405i、405o之间。级间无源装置(参考ipd 410描述)附接到两个晶体管管芯405i、405o以及电容器芯片404，且提供其间的电连接。
85.具体来说，在图4a中，ipd 410被倒装芯片安装在晶体管管芯405i、405o和级间匹配电容器芯片404的顶部，使得ipd 410的接合焊盘410p与晶体管管芯604i、604o和电容器芯片404的接合焊盘405p和404p对齐。ipd 410的接合焊盘410p可以接触提供驱动器漏极引线405d的驱动器级晶体管管芯405i的顶侧的一个或多个漏极焊盘405p以及提供最终栅极引线405g的最终级晶体管管芯405o的顶侧的一个或多个栅极焊盘605p。ipd 410可以包括用于将接合焊盘410p连接到接合焊盘405p和404p的导电凸块111(例如，导电环氧图案或焊料凸块，在一些实施例中预附接到ipd 410)，而不需要其间的线接合。通过研磨晶片(用于管芯或电容器芯片)和/或通过使用不同厚度的预成型件107来对齐元件404、405i、405o的高度，可以将电容器芯片404和晶体管管芯405i、405o的顶表面对齐到同一高度，以使用ipd410连接。
86.在多级放大器400中，ipd 410包括限定级间匹配电路系统的无源组件，该级间匹配电路系统被配置为提供驱动器级晶体管管芯405i的输出与输出级晶体管管芯405o的输入之间的阻抗匹配，即，使驱动器管芯405i的负载与最终管芯405o的输入匹配。尽管参考两级405i和405o进行图示，但是应理解在附接表面101s上可以存在多个输入或输出晶体管管芯，其中一个级的输出通过相应的ipd 410连接到下一级的输入。
87.从封装引线102g和102d至管芯405i和405o的底侧(与附接表面101s相邻)处的栅极和漏极接合焊盘405p的连接分别使用导电通孔结构405v(在该示例中为tsic通孔结构)来实现。具体来说，驱动器级晶体管管芯405i包括从管芯405i的顶侧的栅极焊盘405p延伸到管芯405i的底侧的栅极焊盘405p的栅极通孔405v，提供了从管芯405i的底侧至rdl 101上的导电迹线414和外部栅极引线102g的连接。类似地，最终级晶体管管芯405o包括从管芯405o的顶侧的漏极焊盘405p延伸到管芯405o的底侧的漏极焊盘405p的漏极通孔405v，提供了从管芯405o的底侧至rdl 101上的导电迹线414和外部漏极引线102d的连接。
88.导电通孔连接405v提供至多级封装的rf功率放大器400的输入和输出的低电感和低损耗连接。在一些实施例中，管芯405i和405o的底侧处的连接或接合焊盘405p可以用于rf输入和rf输出引线102g和102d，而驱动器管芯405i的顶侧以及最终管芯405o的顶侧处的连接或接合焊盘405p可以连接至高电感元件(例如，直流扼流圈)且用于rf功率放大器装置
400的直流偏压馈送。
89.图4b是图4a的实施例的等效电路图。如图4b中所示，级间匹配网络由电容器404和无源装置410实现，以提供驱动器级晶体管管芯405i的输出处和最终级晶体管管芯405o的输入处的分流-l预匹配网络ls以及连接驱动器和最终级晶体管管芯405i和405o的串联l-c-l网络。该拓扑可以提供用于多级rf功率放大器产品的宽带响应。应理解，图4b中所示的晶体管管芯405i和405o之间的级间阻抗匹配网络仅是示例，并且根据本公开的实施例的提供两个或更多个有源管芯之间的电连接的级间无源装置410可以包括或实现其它网络拓扑。
90.此外，在一些实施例中，电容器404可以不位于输出ipd 410下方，而是电容可以例如作为mim电容器c被集成到ipd 410中。在一些实施例中可以通过在ipd 410的导电元件之一与一个或多个接合焊盘410p之间提供绝缘材料来形成mim电容器c，如图5a和图5b的示例中所示。
91.图5a是图示根据本公开的一些实施例的包括堆叠拓扑和导电通孔连接结构的集成电路装置封装的示例的截面图。如图5a中所示，rf功率装置封装500包括组装在封装基板101上的有源管芯105和集成互连(图示为ipd或其它无源装置110ic、110o；统称为110)以分别提供晶体管管芯105的输入和输出与封装引线102g和102d之间的电连接。具体来说，在图5a中，ipd 110o被倒装芯片安装在晶体管管芯105和电容器芯片106的顶部，使得ipd 110o的接合焊盘110p经由导电凸块111与漏极焊盘105p和接合焊盘106p(在晶体管管芯105和电容器芯片106的顶侧)对齐并接触。
92.晶体管管芯105的顶侧的漏极焊盘105p专用于阻抗匹配，且连接至倒装芯片ipd 110o，该倒装芯片ipd 110o包括被配置为在晶体管管芯105的输出处实现阻抗匹配电路系统(图示为分流-l电感ls预匹配电路)的无源电子组件。漏极通孔105v(例如，tsic通孔)连接晶体管管芯105的顶侧和底侧的漏极焊盘105p。晶体管管芯105的底侧的漏极焊盘105p连接到rdl 101和外部漏极引线102d，外部漏极引线102d与源极/热引线102s相邻地退出封装500。倒装芯片ipd110o的其它端连接到(且由其支撑)输出电容器管芯106(例如，mos电容器或用于改善视频带宽(vbw)的高密度电容器)。由于晶体管管芯105的顶侧的整个漏极焊盘105p和倒装芯片ipd 110o用于提供至分流-l电感ls的连接，因此可以实现更低损耗电感。输出电容器106的接地端连接到输出接地引线g。
93.晶体管管芯105还包括连接晶体管管芯105的顶侧和底侧的栅极焊盘105p的栅极通孔105v(例如，tsic通孔)。晶体管管芯105的底侧的栅极焊盘105p连接到rdl 101，该rdl 101包括提供至倒装芯片ipd 110ic的接合焊盘110p的连接的导电迹线。ipd 110ic的另一端连接至栅极引线102g。ipd 110ic包括被配置为实现晶体管管芯105的输入处的阻抗匹配电路的无源电子组件。在图5a的示例中，例如通过在ipd 110ic的导电元件之一与一个或多个接合焊盘110p之间提供绝缘材料，将电容器c(例如，mim电容器)集成到ipd 110ic中。与图2a类似，导电结构103(例如，铜块)在尺寸上减小且被限制在晶体管管芯105下方，其中在rdl 101中有ipd 110ic中的集成电容c与源极引线102s之间的分开连接。
94.图5b是图5a的实施例的等效电路图。输入预匹配网络由倒装芯片ipd 110ic实现，其提供基频f0处的l-c匹配电路(例如，低通l-c)以及用于谐波频率(例如，2f0)的最佳终止的分流-l电感ls匹配电路(例如，高通ls)，其中输入电容c集成在其中。输出预匹配网络由
倒装芯片ipd 110o实现，其提供分流-l电感ls匹配电路(例如，高通ls)，其中输出电容c由电容器管芯106提供且连接至接地引线g。栅极通孔105v提供栅极焊盘105p与ipd 110ic之间的附加电感，而漏极通孔105v提供漏极焊盘105p与漏极引线102d之间的附加电感。
95.如图5a和图5b中所示，由于漏极引线102d在导电结构103与输出接地引线g之间退出封装500，因此本文描述的实施例提供封装覆盖区500f和pcb电路设计515i、515o以支持该拓扑。图5c是图示图5a的实施例的封装覆盖区500f的平面图。如图5c中所示，与输出电容器管芯106的接地连接是通过与源极/热引线102s相对的多个(示出为三个)较小的接地引线g实现的，漏极引线102d位于其间。如图5d中所示，(一个或多个)输出接地引线g可以与外部电路板515中且到外部电路板515的对应的接地通孔515v对齐，外部电路板515诸如是rf电路板。
96.具体来说，图5d是透明封装500的顶部平面图，其图示了图5c的封装覆盖区500f，并且进一步图示了到外部电路板515的输入匹配电路板515i和输出匹配电路板515o的连接。在一些实施例中，输入和输出匹配电路板515i、515o可以包括附加的有源和/或无源电气组件。接地引线g对于制造约束可以足够大(例如，就相对于覆盖区500f的表面积而言)，但足够小以不会显著降低输出匹配电路板515o的性能。
97.图6a和图6b分别是平面图和透视图，图示了根据本公开的一些实施例的提供阻抗匹配和集成互连的ipd 110、410的示例。在图6a和图6b的示例中，晶体管的适当预匹配所需的分流-l电感的精确值是使用线圈电感器ls来实现的。可以优化线圈电感器ls的形状、宽度和总体设计以减少损耗。线圈电感器ls的一端端接于凸块或接触焊盘110pl上，该凸块或接触焊盘110pl可以预先与导电凸块(例如，111)附接，用于附接到用于预匹配的电容器(例如，104)或用于改善视频带宽的高密度电容器(例如，106)。用于实现串联电感器的串联连接带l的宽度可以被配置为提供从晶体管管芯到漏极引线的期望阻抗变换。串联连接带l可以在凸块或接触焊盘110p之间延伸，并且可以被视为板传输线匹配网络的延伸，并且每个串联连接带l的宽度可以被配置为提供期望的特性阻抗。更通常来说，本文描述的任何无源装置都可以包括或可以使用串联连接带l来实现，该串联连接带l耦合在接触焊盘110p之间，从而除了其间的阻抗变换之外，还提供一个或多个有源管芯105的接触焊盘105p之间和/或有源管芯105的接触焊盘105p与封装引线102之间的电连接。同样，本文描述的任何无源装置可以包括或可以使用被配置用于连接到电容器(例如，集成在其中的电容器或通过接触焊盘110pl连接到的外部电容器)的线圈电感器ls来实现。
98.图8和图9是图示根据本公开的进一步实施例的包括堆叠拓扑和导电通孔连接结构的热增强集成电路装置封装的示例的截面图。为便于图示，图8和图9中的特征尺寸被放大。如图8和图9中所示，rf功率装置封装1100、1200包括与图3a的封装100a、100b和100c类似的组件104、105、106、110和连接，但是安装在导电基部或凸缘1101、1201上且由热增强封装的盖构件1113、1213而不是由塑料模塑成型件113来保护。具体来说，图8图示了根据本公开的实施例的热增强封装的第一实现(称为tepac封装1100)且图9图示了第二实现(称为t3pac封装1200)。
99.图8的tepac封装1100可以是包括基部1101和上部壳体的基于陶瓷的封装，上部壳体可以包括盖构件1113和侧壁构件1104。盖构件1113和/或侧壁1104可以包括陶瓷材料(例如，氧化铝)并且可以在导电基部或凸缘1101上限定围绕组件104、105、106、110的开腔。导
电基部或凸缘1101为组件104、105、106、110提供附接表面1101s以及用于消散或以其它方式将组件产生的热量传输到封装1100外部的导热性(例如，散热器)两者。
100.图9的t3pac封装1200也可以是基于陶瓷的封装，其包括基部1201以及具有盖构件1213和侧壁构件1204的上部壳体。盖构件1213和侧壁1204类似地在导电基部或凸缘1201上限定围绕组件104、105、106、110的开腔，导电基部或凸缘1201同样地提供附接表面1201s和用于消散或以其它方式将热量传输到封装1200外部的导热性(例如，散热器)两者。在封装1200中，盖构件1213可以是陶瓷材料(例如，氧化铝)，而侧壁构件1204被图示为印刷电路板(pcb)。
101.在图8和图9中，凸缘1101、1201可以是导电材料，例如铜层/层叠或其合金或金属基复合物。在一些实施例中，凸缘1101可以包括铜钼(cumo)层、cpc(cu/mocu/cu)或其它铜合金，诸如铜-钨cuw，和/或其它层叠/多层结构。在图8的示例中，凸缘1101被图示为侧壁1104和/或盖构件1113所附接至的基于cpc的结构。在图9的示例中，凸缘1201被图示为基于铜钼(rcm60)的结构，侧壁1204和/或盖构件1213例如通过导电胶1208附接至该结构。为了避免有源管芯105的底部栅极和漏极接触焊盘105p短路到导电凸缘1101、1201，在凸缘1101、1201上沉积或以其它方式设置电介质或其它绝缘材料层101，并且在层101上沉积或以其它方式设置导电迹线101lci和101lco(其被配置为分别提供用于输入和输出谐波终止的附加的电感和/或分流电容)。
102.在图8和图9中，有源管芯105、无源装置(例如，电容器芯片104和106)和集成互连(统称为110)通过相应的导电管芯附接材料层107附接到凸缘1101、1201的附接表面1101s、1201s。凸缘1101、1201还为封装1100、1200提供源极引线102s。栅极引线102g和漏极引线102d由相应的导电布线结构1114、1214提供，导电布线结构1114、1214附接到凸缘1101、1201并由相应的侧壁构件1104、1204支撑。
103.侧壁构件1104、1204的厚度可能导致组件104、105、106、110和封装引线102g、102d之间相对于附接表面1101s、1201s的高度差。例如，有源管芯105和其上的集成互连110i、110o的组合高度相对于附接表面1101s可以是约100μm，而栅极和漏极引线102g和102d可以与附接表面1101s分开约635μm的距离。在图8和图9的示例中，相应的线接合14因此用于将封装引线102g、102d连接到附接表面1101s、1201s上的无源rf组件104、106的接触焊盘104p、106p。这样，在引线102g上输入的rf信号可以通过线接合14被传递到输入匹配电路110i、104和rf晶体管放大器管芯105的栅极端子105p，并且放大的输出rf信号可以从rf晶体管放大器管芯105的漏极端子105p被传递到输出匹配电路110o、106并从那里被传递到接合线14以通过引线102d输出。然而，将意识到，在其它实施例中可以省略线接合14并且可以使用不同的电连接。
104.根据本公开的实施例的包括堆叠拓扑结构的集成电路装置封装可以提供进一步的优点，因为与一些常规设计相比，堆叠互连结构可以允许更薄或高度减小的封装。在模塑成型封装实施例中(例如，如图1-图5中所示)，封装底部处的封装引线的路由也可以允许封装灵活性。例如，封装引线的高度和/或间距的改变可以通过基于修改后的封装覆盖区修改电路板/pcb上的迹线布局来适应。热增强封装实施例(例如，如图8-图9中所示)可以提供类似的优点，但可能需要相对于标准化大小改变封装大小(例如，凸缘高度和/或封装引线间距)。
105.因此，在本公开的实施例中，组件之间(例如，电路级组件之间，诸如一个或多个有源晶体管管芯的接触焊盘之间，和/或有源晶体管管芯的接触焊盘与封装的栅极和/或漏极引线之间)的电连接通过在组件之间物理地延伸的一个或多个集成互连结构(例如，导电布线结构和/或无源装置，诸如ipd)而不是通过线接合来实现。也就是说，集成互连可以提供互连和阻抗匹配/谐波终止功能两者，从而可以减少或消除封装中对线接合的使用。
106.如本文所述，本公开的一些实施例使用“倒装”在晶体管和电容器顶部之上的ipd。ipd在封装的接地平面(例如，由也可以限定有源管芯的附接表面的导电结构提供)上方的额外抬升提供更高的q和更低损耗预匹配。倒装ipd下方的大部分空间可以用于电容器，诸如通常用在输出上的高密度电容器。在可用空间中可以使用较大值的电容，从而改善装置的视频带宽。为将来自ipd的rf信号连接回rdl和栅极/漏极引线，可以使用铜垫片或具有tsv的ipd。ipd可以被配置用于基频的预匹配以及谐波频率的最佳终止两者。
107.另外，如本文所述的晶体管管芯可以包括在有源晶体管管芯的多个侧部或表面处提供附加的信号路由路径的导电通孔结构。依据本发明的具体实施例，提供了基于iii族氮化物的rf放大器，该rf放大器包括具有位于晶体管管芯的同一侧的栅极接触件、漏极接触件和/或源极接触件的晶体管管芯，该同一侧例如是管芯的与封装基板的附接表面相邻的底表面。晶体管管芯可以包括用于将晶体管管芯的顶侧的栅极总线和/或漏极总线连接到晶体管管芯的背侧的相应的栅极和漏极接触件的一个或多个栅极通孔以及一个或多个漏极通孔。导电通孔的长度可以是常规接合线的长度的一小部分(例如，10-30％)，且因此可以显著减小栅极和漏极总线与载体基板之间的连接的电感。
108.图7a、图7b和图7c是图示根据本公开的一些实施例的基于iii族氮化物的晶体管管芯705a、705b和705c(统称为705)的示例的截面图，这些管芯包括在相对表面上的接合焊盘之间的导电通孔连接。晶体管管芯705可以表示本文所述的晶体管管芯105和/或405。
109.现在参考图7a-图7c，基于iii族氮化物的晶体管管芯705包括半导体层结构230。在半导体层结构230的上部中设置多个单位单元晶体管，在被配置为附接到载体基板的下或底表面214上、例如封装基板101的附接表面101s上设置源极接触件226。
110.在图7a-图7c的示例中，晶体管管芯705是基于iii族氮化物的hemt rf晶体管放大器管芯，其具有上侧或顶表面212以及下侧或底表面214。rf放大器管芯705包括顺次堆叠的底侧金属化结构220a、220b、220c(统称为220)，半导体层结构230，以及顶侧金属化结构240a、240b、240c(统称为240)。半导体层结构230可以至少包括形成在半导体或绝缘基板232(诸如sic或蓝宝石基板)上的沟道层234和势垒层236。基板232可以是生长基板，且即使由非半导体材料形成也可以被视为半导体层结构230的一部分。由于势垒层236与沟道层234之间的带隙差以及在其间界面处的压电效应，在沟道层234与势垒层236之间的结处在沟道层234中引起二维电子气(2deg)。
111.如图7a-图7c中所示，顶侧金属化结构240包括在管芯705的顶表面212上的顶部栅极接触件或顶部接合焊盘242以及顶部漏极接触件或顶部接合焊盘244。底侧金属化结构220可以包括源极接触件226以及一个或多个附加的接触件222和/或224。这些接触件242、244、222、224、226中的每个可以包括例如暴露的铜焊盘。具体来说，在图7a中，底侧金属化结构220a包括底表面214上的底部栅极接触件222、底部漏极接触件224和位于其间的底部源极接触件226。在图7b中，底侧金属化结构220b包括底表面214上的底部栅极接触件222和
底部源极接触件226。在图7c中，底侧金属化结构220c包括底表面214上的底部漏极接触件224和底部源极接触件226。也就是说，在一些实施例中(如图7a中所示)，栅极和漏极接触件222和224均可以设置在管芯的底表面214上，其间具有源极接触件226，而在其它实施例中(如图7b和图7c中所示)，栅极或漏极接触件222或224中的仅一者与源极接触件226相邻地设置在管芯705的底表面上。
112.多个导电通孔262、264、266(例如，镀金属或金属填充的通孔)从顶部金属化结构240通过半导体层结构230的部分延伸，以提供至底部金属化220的电连接。例如，管芯705的底表面214上的源极接触件226可以通过一个或多个源极通孔266电连接至源极接触件256。管芯705还可以包括在顶部栅极接触件和顶部漏极接触件242和244中的一个或多个至相应的底部栅极接触件和底部漏极接触件222和224之间延伸的导电通孔262和264。具体来说，在图7a和图7b中，顶部栅极接触件242可以通过一个或多个导电栅极通孔262物理和电连接至底部栅极接触件222。在图7a和图7c中，顶部漏极接触件244可以通过一个或多个导电漏极通孔264物理和电连接至底部漏极接触件224。
113.尽管在图7a-图7c中的同一截面图中导电通孔262、264、266被图示为可见，然而，在一些实施例中通孔262、264、266中的一个或多个可以彼此偏移。例如，三个图示的源极通孔266可以沿着同一轴对齐，而栅极通孔262和/或漏极通孔264可以相对于三个源极通孔266沿之被对齐的轴偏移，如从图7d的图中沿着线a-a’更容易看到的那样。使导电栅极通孔262和导电漏极通孔264与导电源极通孔266偏移可以增加导电通孔262、264、266之间的距离，这可以减小由于机械缺陷导致的管芯705中破裂的可能性。这种布置还降低了可能在各种通孔262、264、266之间发生的寄生栅极-源极和/或寄生源极-漏极耦合，否则可能导致增益损耗和/或不稳定性。在一些实施例中导电通孔262、264和/或266可以是镀金属的(例如，空气填充而不是金属填充的中心)，以减小可能在热循环中发生的应力。
114.在一些实施例中，顶侧金属化结构240可以包括可以通过半导体层结构230的上表面上的一个或多个相应的总线连接的多个栅极、漏极和/或源极“指”。图7d是沿着线d-d’通过图7a的管芯705a的顶侧金属化结构240的一部分截取的截面图。栅极指252、漏极指254和源极指257(以及连接总线)可以分别限定管芯705a的栅极、漏极和源极连接的电极的一部分。栅极指252可以由能够与基于iii族氮化物的半导体材料进行肖特基接触的材料形成，诸如由ni、pt、cu、pd、cr、w和/或wsin形成。漏极指254和/或源极指257可以包括可以与基于iii族氮化物的材料形成欧姆接触的金属，诸如tialn。栅极指252可以通过栅极总线243彼此电连接且通过一个或多个导电栅极通孔262电连接到底部栅极接触件222，并且漏极指254可以通过漏极总线245彼此电连接且通过一个或多个导电漏极通孔264电连接到底部漏极接触件224。帮助彼此隔离栅极、漏极和源极连接的结构的一个或多个电介质层没有示出，以更好地图示元件。
115.图7d中还示出了单位单元晶体管216中的一个。如图所示，单位单元晶体管216包括栅极指252、漏极指254和源极指257连同半导体层结构230的下层部分。由于栅极指252电连接到共同栅极总线243，漏极指254电连接到共同漏极总线245，且源极指257经由导电源极通孔266和源极焊盘226/256电连接在一起，可以看出单位单元晶体管216全部并联电连接在一起。
116.本公开的实施例可以建立在基板或层叠(例如，再分布层(rdl)层叠)上，并使用现
代增强晶片级封装技术分批组装。多个部件可以一次建立，减少组装时间、成本并减轻产量问题。另外，可以减少或消除线接合处理，节省时间和成本。可以例如使用高密度铜填充阵列或嵌入式铜块来将由晶体管管芯产生的热有效地移除并传导到封装外部到散热器，来有效地移除热(因为对于高功率rf应用，典型的中空或部分填充的通孔将不会足够有效地移除热)。可以在例如用于5g和基站应用的各种蜂窝基础设施(cifr)rf功率产品(包括但不限于5w、10w、20w、40w、60w、80w和不同频带)中使用本公开的实施例。本公开的实施例还可以应用于雷达和单片微波集成电路(mmic)型应用。
117.本文参考示出示例实施例的附图描述了各种实施例。然而，这些实施例可以以不同的形式来实施且不应被理解为限于本文所述的实施例。而是，提供这些实施例使得本公开彻底和完整，且将本发明的概念充分传达给本领域技术人员。对本文所述示例实施例和一般性原理和特征的各种修改将是清楚的。在附图中，层和区域的尺寸和相对尺寸不是按比例示出的，且在一些示例中为了清楚起见可能被放大。
118.应当理解，尽管术语“第一”、“第二”等可以在本文中用于描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于区分一个元件与另一个元件。例如，可以将第一元件称为第二元件，并且类似地，可以将第二元件称为第一元件，而不脱离本发明的范围。如本文所使用的，术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。
119.本文使用的术语仅出于描述特定实施例的目的，并不旨在限制本发明。如本文所使用的，单数形式“一”、“一个”和“该”旨在也包括复数形式，除非上下文另有明确指示。将进一步理解，术语“包括”、“包括有”、“包含”和/或“包含有”在本文中使用时，指定所述特征、整数、步骤、操作、元件和/或组件的存在，但不排除存在或添加一个或多个其它特征、整数、步骤、操作、元件、组件和/或它们的组。
120.除非另有限定，否则本文使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员通常理解的相同的含义。将进一步理解，本文使用的术语应被解释为具有与其在本说明书和相关领域的上下文中的含义一致的含义，并且除非本文明确如此定义，否则不会以理想化或过于正式的意义进行解释。
121.应当理解，当诸如层、区域或基板之类的元件被称为“在另一个元件上”、“附接另一个元件”或“延伸到另一个元件上”时，它可以直接在另一个元件上或者也可以存在中间元件。相比之下，当一个元件被称为“直接在另一个元件上”或“直接附接另一个元件”或“直接延伸到另一个元件上”时，不存在中间元件。还将理解，当一个元件被称为“连接”或“耦合”到另一个元件时，它可以直接连接或耦合到另一个元件，或者可以存在中间元件。相比之下，当一个元件被称为“直接连接”或“直接耦合”到另一个元件时，不存在中间元件。
122.诸如“以下”或“以上”或“上”或“下”或“水平”或“横向”或“垂直”之类的相对术语可以用于在本文中描述图中所示的一个元件、层或区域与另一个元件、层或区域的关系。应当理解，这些术语旨在涵盖除了图中所绘取向之外装置的不同取向。
123.本文参考截面图描述了本发明的实施例，这些截面图是本发明的理想化实施例(和中间结构)的示意图。为了清楚起见，图中的层和区域的厚度可能被放大。此外，由于例如制造技术和/或容差而导致的图示形状的变化是可以预料的。因此，本发明的实施例不应被解释为限于本文所示区域的特定形状，而是应包括例如由制造引起的形状偏差。虚线所示的元件在所示实施例中可以是可选的。
124.相同的附图标记始终指代相同的元件。因此，即使在对应的附图中既没有提及也没有描述，也可以参考其它附图来描述相同或相似的附图标记。此外，可以参考其它附图来描述未由附图标记表示的元件。
125.在附图和说明书中，已经公开了本发明的典型实施例，并且虽然使用了特定术语，但它们仅用于一般和描述性意义，而不是为了限制的目的，本发明的范围在所附权利要求中被阐述。