形成集成组合件(例如，集成存储器装置)的方法。集成组合件。
背景技术：
1、存储器为电子系统提供数据存储。快闪存储器是一种类型的存储器，且大量用于现代计算机和装置中。举例来说，现代个人计算机可将bios存储在快闪存储器芯片上。作为另一实例，越来越常见的是，计算机和其它装置利用固态硬盘中的快闪存储器来替代常规硬盘驱动器。作为又一实例，快闪存储器在无线电子装置中普及，这是因为快闪存储器使得制造商能够在新的通信协议变得标准化时支持所述新的通信协议，且使得制造商能够提供针对增强特征远程升级装置的能力。
2、nand可以是快闪存储器的基本架构，且可被配置成包括竖直堆叠的存储器单元。
3、在具体地描述nand之前，可能有帮助的是更一般地描述集成布置内的存储器阵列的关系。图1展示包含以下各项的现有技术装置1000的框图：存储器阵列1002，其具有布置成行和列的多个存储器单元1003；以及存取线1004(例如，用以传导信号wl0到wlm的字线)；和第一数据线1006(例如，用以传导信号bl0到bln的位线)。存取线1004和第一数据线1006可用于将信息传送到存储器单元1003且从所述存储器单元传送信息。行解码器1007和列解码器1008对地址线1009上的地址信号a0到ax进行解码，以确定要存取存储器单元1003中的哪些存储器单元。感测放大器电路1015用于确定从存储器单元1003读取的信息的值。i/o电路1017在存储器阵列1002与输入/输出(i/o)线1005之间传送信息的值。i/o线1005上的信号dq0到dqn可表示从存储器单元1003读取或待写入到所述存储器单元中的信息的值。其它装置可通过i/o线1005、地址线1009或控制线1020与装置1000通信。存储器控制单元1018用于控制待对存储器单元1003执行的存储器操作，并且利用控制线1020上的信号。装置1000可分别在第一电源线1030和第二电源线1032上接收电源电压信号vcc和vss。装置1000包含选择电路1040和输入/输出(i/o)电路1017。选择电路1040可经由i/o电路1017对信号csel1到cseln作出响应，以选择第一数据线1006和第二数据线1013上的可表示待从存储器单元1003读取或待编程到所述存储器单元中的信息的值的信号。列解码器1008可基于地址线1009上的a0到ax地址信号来选择性地激活csel1到cseln信号。选择电路1040可选择第一数据线1006和第二数据线1013上的信号，以在读取和编程操作期间提供存储器阵列1002与i/o电路1017之间的通信。
4、图1的存储器阵列1002可以是nand存储器阵列，并且图2展示可用于图1的存储器阵列1002的三维nand存储器装置200的示意图。装置200包括多个电荷存储装置串。在第一方向(z-z′)上，每个电荷存储装置串可包括例如彼此上下堆叠的三十二个电荷存储装置，其中每个电荷存储装置对应于例如三十二个层次(例如，层次0到层次31)中的一者。相应串的电荷存储装置可共享共同沟道区，例如形成在相应半导体材料(例如，多晶硅)柱中的共同沟道区，所述电荷存储装置串围绕所述相应半导体材料柱形成。在第二方向(x-x′)上，例如多个串的十六个第一群组中的每个第一群组可包括例如共享多个(例如，三十二个)存取线(即，“全域控制栅极(cg)线”，也被称为字线wl)的八个串。存取线中的每一者可耦合层次内的电荷存储装置。当每个电荷存储装置包括能够存储两个信息位的单元时，由相同存取线耦合(且因此对应于相同层次)的电荷存储装置可被逻辑分组成例如两页，例如p0/p32、p1/p33、p2/p34等。在第三方向(y-y′)上，例如多个串的八个第二群组中的每个第二群组可包括由八个数据线中的对应者耦合的十六个串。存储器块的大小可包括1，024页，且总共约16mb(例如，16字线×32层次×2位＝1，024页/块，块大小＝1，024页×16kb/页＝16mb)。串、层次、存取线、数据线、第一群组、第二群组和/或页的数目可比图2中所示的那些数目更大或更小。
5、图3展示图2的3d nand存储器装置200的存储器块300在x-x′方向上的横截面图，所述存储器块包含相对于图2描述的串的十六个第一群组中的一者中的十五个电荷存储装置串。多存储器块300的多个串可分组成多个子集310、320、330(例如，拼片列)，例如拼片列1、拼片列j和拼片列k，其中每个子集(例如，拼片列)包括存储器块300的“部分块”(子块)。全局漏极侧选择栅极(sgd)线340可耦合到多个串的sgd。例如，全局sgd线340可经由多个(例如，三个)子sgd驱动器332、334、336中的对应者耦合到多个(例如，三个)子sgd线342、344、346，其中每个子sgd线对应于相应子集(例如，拼片列)。子sgd驱动器332、334、336中的每一者可独立于其它部分块的串的sgd而同时耦合或切断对应部分块(例如，拼片列)的串的sgd。全局源极侧选择栅极(sgs)线360可耦合到多个串的sgs。例如，全局sgs线360可经由多个子sgs驱动器322、324、326中的对应者耦合到多个子sgs线362、364、366，其中每个子sgs线对应于相应子集(例如，拼片列)。子sgs驱动器322、324、326中的每一者可独立于其它部分块的串的sgs而同时耦合或切断对应部分块(例如，拼片列)的串的sgs。全局存取线(例如，全局cg线)350可耦合对应于多个串中的每一者的相应层次的电荷存储装置。每个全局cg线(例如，全局cg线350)可经由多个子串驱动器312、314和316中的对应者耦合到多个子存取线(例如，子cg线)352、354、356。子串驱动器中的每一者可独立于其它部分块和/或其它层次的电荷存储装置而同时耦合或切断对应于相应部分块和/或层次的电荷存储装置。对应于相应子集(例如，部分块)和相应层次的电荷存储装置可包括电荷存储装置的“部分层次”(例如，单个“拼片”)。对应于相应子集(例如，部分块)的串可耦合到子源372、374和376(例如，“拼片源”)中的对应者，其中每个子源耦合到相应电源。
6、替代地，参考图4的示意图示描述nand存储器装置200。
7、存储器阵列200包含字线2021到202n，以及位线2281到228m。
8、存储器阵列200还包含nand串2061到206m。每个nand串包含电荷存储晶体管2081到208n。电荷存储晶体管可使用浮动栅极材料(例如，多晶硅)来存储电荷，或可使用电荷俘获材料(例如，氮化硅、金属纳米点等)来存储电荷。
9、电荷存储晶体管208位于字线202与串206的相交点处。电荷存储晶体管208表示用于数据的存储的非易失性存储器单元。每个nand串206的电荷存储晶体管208在源极选择装置(例如，源极侧选择栅极sgs)210与漏极选择装置(例如，漏极侧选择栅极sgd)212之间进行源极到漏极串联连接。每个源极选择装置210位于串206与源极选择线214的相交点处，而每个漏极选择装置212位于串206与漏极选择线215的相交点处。选择装置210和212可以是任何合适的存取装置，且大体上通过图4中的方框说明。
10、每个源极选择装置210的源极连接到共同源极线216。每个源极选择装置210的漏极连接到对应nand串206的第一电荷存储晶体管208的源极。例如，源极选择装置2101的漏极连接到对应nand串2061的电荷存储晶体管2081的源极。源极选择装置210连接到源极选择线214。
11、每个漏极选择装置212的漏极在漏极触点处连接到位线(即，数字线)228。例如，漏极选择装置2121的漏极连接到位线2281。每个漏极选择装置212的源极连接到对应nand串206的最后一个电荷存储晶体管208的漏极。例如，漏极选择装置2121的源极连接到对应nand串2061的电荷存储晶体管208n的漏极。
12、电荷存储晶体管208包含源极230、漏极232、电荷存储区234和控制栅极236。电荷存储晶体管208使其控制栅极236耦合到字线202。电荷存储晶体管208的列为nand串206内耦合到给定位线228的那些晶体管。电荷存储晶体管208的行为共同耦合到给定字线202的那些晶体管。
13、期望开发形成集成存储器(例如，nand存储器)的改进方法。还期望开发改进的存储器装置。
技术实现思路