技术特征：
1.一种逐次逼近型模数转换器，其特征在于，所述逐次逼近型模数转换器包括：dac电路、比较电路及sar逻辑电路；所述dac电路包括第一dac模块及第二dac模块，二者结构相同，均包括高权重位段、中权重位段、低权重位段及并列低权重位段，用于对输入电压进行采样和转换，并在转换阶段，依次执行高权重位段的转换、中权重位段的转换、低权重位段的转换、低权重位段的复位及并列低权重位段的转换；所述比较电路连接所述第一dac模块及所述第二dac模块的高权重位段，用于对各权重位段输出的电压进行比较；所述sar逻辑电路连接于所述比较电路和所述dac电路之间，用于根据所述比较电路输出的比较结果产生相应控制信号，及获取各权重位段的转换结果，并对低权重位段和并列低权重位段的转换结果进行互相校验，以得到低权重位的最终转换结果。2.根据权利要求1所述的逐次逼近型模数转换器，其特征在于，所述高权重位段、所述中权重位段及所述低权重位段均为电容型结构，所述并列低权重位段为电容型结构或电阻型结构；其中，所述高权重位段与所述中权重位段之间通过一桥接电容连接，所述中权重位段与所述低权重位段和所述并列低权重位段之间通过一个桥接电容及两个桥接开关连接，所述高权重位段的输出端通过一开关连接共模电压，所述低权重位段的输出端通过一电容接参考地。3.根据权利要求2所述的逐次逼近型模数转换器，其特征在于，所述并列低权重位段为电容型结构，所述高权重位段、所述中权重位段、所述低权重位段及所述并列低权重位段的结构相同，均包括至少一个电容，各电容的上极板作为对应权重位段的输出端，下极板分别通过三个开关连接对应输入电压、参考电压及参考地。4.根据权利要求2所述的逐次逼近型模数转换器，其特征在于，所述高权重位段和所述中权重位段的结构相同，均包括至少一个电容，各电容的上极板作为对应权重位段的输出端，下极板分别通过三个开关连接对应输入电压、参考电压及参考地。5.根据权利要求4所述的逐次逼近型模数转换器，其特征在于，所述低权重位段包括至少一个电容，各电容的上极板作为低权重位段的输出端，下极板分别通过三个开关连接参考地、参考电压及参考地。6.根据权利要求4所述的逐次逼近型模数转换器，其特征在于，所述低权重位段包括至少一个电容，各电容的上极板作为低权重位段的输出端，下极板分别通过两个开关连接参考电压及参考地。7.根据权利要求5或6所述的逐次逼近型模数转换器，其特征在于，所述并列低权重位段为电容型结构，其与所述低权重位段的结构相同。8.根据权利要求5或6所述的逐次逼近型模数转换器，其特征在于，所述并列低权重位段为电阻型结构，包括至少两个分压电阻及至少一个控制开关，各分压电阻串联于参考电压和参考地之间，各控制开关的一端连接对应相邻两分压电阻的连接节点处，另一端彼此相连并作为所述并列低权重位段的输出端。9.根据权利要求8所述的逐次逼近型模数转换器，其特征在于，所述第一dac模块中的所述并列低权重位段和所述第二dac模块中的所述并列低权重位段共用分压电阻。
技术总结
本发明提供一种逐次逼近型模数转换器，包括DAC电路、比较电路及SAR逻辑电路；DAC电路包括结构相同的第一、第二DAC模块，包括高、中、低及并列低权重位段，用于对输入电压进行采样和转换，并在转换阶段，依次执行高权重位段的转换、中权重位段的转换、低权重位段的转换、低权重位段的复位及并列低权重位段的转换；比较电路用于对各权重位段输出的电压进行比较；SAR逻辑电路用于根据比较结果产生相应控制信号，及获取各权重位段的转换结果，并对低权重位段和并列低权重位段的转换结果进行互相校验，以得到低权重位的最终转换结果。通过本发明提供的逐次逼近型模数转换器，解决了现有技术中优化比较器的比较精度难度大的问题。化比较器的比较精度难度大的问题。化比较器的比较精度难度大的问题。
技术研发人员：刘尧 李建平 刘兴龙 班桂春 周小雯 刘森
受保护的技术使用者：微龛（广州）半导体有限公司
技术研发日：2022.02.23
技术公布日：2022/3/22