多电平脉冲发生器电路和操作多电平脉冲发生器电路的方法与流程

1.本说明书涉及多电平脉冲发生器电路和相关的操作方法。


背景技术：

2.高压脉冲发生器(或脉冲发生器电路)通常用于驱动超声换能器，因为它们能够生成输出信号，该输出信号可以从一个(高)电压电平快速切换到另一个(高)电压电平，并且谐波失真较低。因此，脉冲发生器可用于许多领域，包括医疗应用(例如，用于诊断超声检查的超声波扫描仪)、工业应用(例如，进行超声波无损检测)、汽车应用(例如，用于停车辅助系统的超声波距离传感器)和其他回声定位应用(例如，发现鱼等)。
3.常规脉冲发生器允许用不同电压电平(在本说明书中也称为“hv”电平)的脉冲来驱动输出节点。例如，三电平脉冲发生器可以在三个不同的电压电平(例如，正电平+hv、接地或零电平gnd和负电平-hv)驱动其输出节点。类似地，五电平脉冲发生器可以在五个不同的电压电平(例如，高正电平+hv1、低正电平+hv0、接地或零电平gnd、高负电平-hv0和低负电平-hv1)驱动其输出节点。七电平脉冲发生器或具有更多电平的脉冲发生器在本领域中是已知的，但它们并不常见。
4.传统的多电平脉发生器能够相当容易地将其输出节点从正电压电平驱动到更正的电压电平(即，在正电平之间的“向上”或“正”或“增加”或“上升”方向上)。同样，传统的多电平脉发生器能够相当容易地将其输出节点从负电压电平驱动到更负的电压电平(即，在负电平之间的“向下”或“负”或“减少”或“下降”方向上)。然而，传统的多电平脉冲发生器可能无法将其输出节点从正电压电平快速驱动到较低的正电压电平(即，它可能无法通过下降转换快速达到目标正电压)，并且可能无法将其输出节点从负电压电平快速驱动到更低的负电压电平(即，它可能无法通过上升转换快速达到目标负电压)。
5.换句话说，传统的多电平脉冲发生器能够快速对被耦合到输出节点的负载充电(例如，如果负载正在正充电，则通过在其中注入电流，或者如果负载正在负充电，则通过从其中吸收电流)，但是它们不能使被耦合到输出节点的负载快速放电(例如，如果带正电的负载正在放电，则通过从其中吸收电流，或者如果带负电的负载正在放电，则通过在其中注入电流)。在上述情况下，当输出负载必须在传统多电平脉冲发生器的输出节点处的电压转换后进行放电时，放电电流基本上由负载本身提供。
6.因此，本领域需要提供具有改进的输出负载驱动能力的多电平脉冲发生器。


技术实现要素：

7.一个或多个实施例有助于提供这种具有改进的输出负载驱动能力的多电平脉冲发生器。
8.根据一个或多个实施例，该目的可以通过具有在所附权利要求中阐述的特征的电路(例如，多电平脉冲发生器)来实现。
9.一个或多个实施例可以涉及操作多电平脉冲发生器电路的对应方法。
10.权利要求是本文提供的关于实施例的技术教导的组成部分。
11.在一个或多个实施例中，电路(例如，多电平脉冲发生器电路)可以包括：一组第一输入引脚，被配置为接收处于不同电压电平的相应正电压信号；一组第二输入引脚，被配置为接收处于不同电压电平的相应负电压信号；参考输入引脚，被配置为接收介于正电压信号和负电压信号之间的参考电压信号；以及输出引脚，被配置为提供脉冲输出信号。该电路还包括控制电路装置，该控制电路装置被配置为选择性地将输出引脚耦合到第一输入引脚、第二输入引脚和参考输入引脚中的一个输入引脚，以在输出引脚处生成脉冲输出信号。控制电路装置进一步被配置为：在脉冲输出信号在两个正电压电平之间的下降转换期间，选择性地将第二输入引脚和参考输入引脚中的至少一个输入引脚耦合到输出引脚；以及在脉冲输出信号在两个负电压电平之间的上升转换期间，选择性地将第一输入引脚和参考输入引脚中的至少一个输入引脚耦合到输出引脚。
12.因此，一个或多个实施例可有助于将多电平脉冲发生器的输出节点驱动到在整个电源范围内可用的任何电压电平，而这与输出负载的特性无关。
附图说明
13.现在将仅以示例的方式参考附图描述一个或多个实施例，其中：
14.图1是九电平脉冲发生器电路的高压通道架构的电路框图；
15.图2和图3是单向脉冲发生器电路的高压通道的可能实施细节的示例性电路图；
16.图4是根据本说明书中一个或多个实施例的脉冲发生器电路的输出信号随时间演变的示例性信号图；
17.图5是传统单向脉冲发生器电路的输出信号随时间演变的示例性信号图；
18.图6和图7是双向脉冲发生器电路的高压通道的可能实施细节的示例性电路图；以及
19.图8是根据本说明书的一个或多个实施例的五电平脉冲发生器电路的高压通道架构的示例性电路框图。
具体实施方式
20.在随后的描述中，说明了一个或多个具体细节，以提供对本说明书的实施例的示例的深入理解。这些实施例可以在无需一个或多个具体细节的情况下获得，或者通过其他方法、组件、材料等获得。在其他情况下，未详细说明或描述已知结构、材料或操作，从而不会模糊实施例的某些方面。
21.在本说明书的框架中对“实施例”或“一个实施例”的引用意在表明与该实施例有关的描述的特定配置、结构或特性包括在至少一个实施例中。因此，可能出现在本说明书的一个或多个点中的诸如“在实施例中”或“在一个实施例中”之类的短语不一定指一个且相同的实施例。此外，特定的构造、结构或特性可以在一个或多个实施例中以任何适当的方式组合。
22.此处使用的标题/附图标记仅是为了方便而提供的，因此不限定保护范围或实施例的范围。
23.在本文所附的所有附图中，除非上下文另有说明，否则相似的部件或元件用相似
的附图标记/数字表示，并且为简洁起见将不再重复相应的描述。
24.作为对示例性实施例的详细描述的介绍，首先可以参考图1。图1是九电平脉冲发生器电路1的高压通道10的架构的示例性电路框图。
25.如图1所示，高压通道10包括一组输入引脚hvp0、hvp1、hvp2、hvp3，被配置为接收不同电平处的正电压信号。例如，输入引脚hvp0可接收某个正电压信号hv
p0
；输入引脚hvp1可接收高于hv
p0
的正电压信号hv
p1
；输入引脚hvp2可接收高于hv
p1
的正电压信号hv
p2
；输入引脚hvp3可接收高于hv
p2
的正电压信号hv
p3
。高压通道10还包括一组输入引脚hvn0、hvn1、hvn2、hvn3，被配置为接收不同电平处的负电压信号。例如，输入引脚hvn0可接收某个负电压信号hv
n0
；输入引脚hvn1可接收低于(即，更负于)hv
n0
的负电压信号hv
n1
；输入引脚hvn2可接收低于hv
n1
的负电压信号hv
n2
；输入引脚hvn3可接收低于hv
n2
的负电压信号hv
n3
。高压通道10还包括输入引脚gnd，被配置为接收介于正电压信号hv
p0
和负电压信号hv
n0
之间的参考或零电压信号gnd。在高压通道10的输入引脚处接收到的电压信号的电平可以是均匀(或等距)间隔的，即，对于每对后续电压电平而言，两个后续电压电平之间的差值可以相同。
26.如图1所示，高压通道10包括输出引脚out，其被配置为提供脉冲输出信号out，该脉冲输出信号out可以在输入引脚处接收的输入信号的值之间切换。为实现该目的，高压通道10的每个输入引脚可通过相应的电流路径选择性地耦合到输出引脚out，该电流路径包括电子开关和(可选地)二极管的串联布置。
27.例如，每个“正”输入引脚hvpx(x＝0、1、2或3)可通过与二极管dpx(x＝0、1、2或3)串联的相应mos晶体管耦合到输出引脚out，其中二极管被布置成从相应的正输入引脚朝向输出引脚正常导电。如图2所示，mos晶体管可以是p沟道晶体管，其源极端子耦合到正输入引脚hvpx，栅极端子被配置为接收相应的控制信号px(x＝0、1、2或3)，并且漏极端子耦合到二极管dpx的阳极。二极管dpx的阴极可以耦合到输出引脚out。
28.例如，每个“负”输入引脚hvnx(x＝0、1、2或3)可通过与二极管dnx(x＝0、1、2或3)串联的相应mos晶体管耦合到输出引脚out，其中二极管被布置成从输出引脚朝向相应的负输入引脚正常导电。如图3所示，mos晶体管可以是n沟道晶体管，其源极端子耦合到负输入引脚hvnx，栅极端子被配置为接收相应的控制信号nx(x＝0、1、2或3)，并且漏极端子耦合到二极管dnx的阴极。二极管dnx的阳极可以耦合到输出引脚out。
29.例如，“参考”输入引脚gnd可以借助允许电流在两个方向上流动的任何结构被，该结构被配置为接收相应的(钳位)控制信号cl，以启用或禁用电流。一旦启用，电流将从gnd流向vout或从vout流向gnd。
30.简而言之，图1中例示的高压通道10的架构能够包括由四个不同的电压轨(即八个不同的电压电平)供电的四个半桥结构(这里编号为0到3)加上一个钳位电路，该钳位电路被配置为选择性地将输出电压out钳位到参考或零值gnd。vout与gnd之间的连接是双向的并且不包括二极管。输出引脚out和输入电源引脚之间的每个单向电流路径包括串联布置的电子开关(例如，p沟道型或n沟道型mos晶体管)和二极管。
31.脉冲发生器电路1还可以包括控制电路(在本文所附的图中不可见)，其被配置为生成控制信号p0、...、p3和n0、...、n3和cl，用于控制半桥的各支路中的电子开关(例如，晶体管)，以生成脉冲输出信号out。
32.正如预期的那样，如图1中例示的常规电路布置可能会在某些电压转换期间，特别
是正电压电平之间的下降转换和负电压电平之间的上升转换期间，受到驱动输出引脚out的能力降低的影响，如图4和图5中的比较所示。图4是在最佳情况下(例如，如果脉冲发生器能够在任何可用电压电平下均匀地驱动输出引脚)的输出信号out随时间演变的示例性信号图，而图5是传统单向脉冲发生器中输出信号out随时间演变的示例性信号图。在图4和图5中，不同电压电平之间的转换用表示转换后的最终电压电平的附图标记来表示(例如，p0表示hv
p0
，p1表示hv
p1
，n0表示hv
n0
，n1表示hv
n1
，g表示gnd)，如果转换是上升(向上)转换，则使用下标“r”，如果转换是下降(向下)转换，则使用下标“f”。
33.如图5所示，在传统的单向脉冲发生器中，输出信号out的转换可以按如下方式进行管理：
34.所有向接地电压电平gnd的转换(即gf和gr)都是通过打开耦合到输入引脚gnd的钳位晶体管来执行的；钳位晶体管既能够从输出引脚out吸收电流，又能够向输出引脚out提供电流，因此向接地电压电平gnd的转换不会受到任何边缘坡度减缓；
35.向电平hv
p0
的上升转换p0r是通过打开耦合到输入引脚hvp0的晶体管来实现的；各个电流路径能够为输出引脚out提供电流，因此上升转换p0r不会受到任何边缘坡度减缓；
36.向电平hv
p1
的上升转换p1r是通过打开耦合到输入引脚hvp1的晶体管来实现的；各个电流路径能够为输出引脚out提供电流，因此上升转换p1r不会受到任何边缘坡度减缓；
37.向电平hv
p0
的下降转换p0f是通过打开耦合到输入引脚hvp0的晶体管来实现的；各个电流路径不能从输出引脚out吸收电流，因此下降转换p0f可能会受到边缘坡度减缓，输出信号out的斜率取决于输出负载；
38.向电平hv
n0
的下降转换n0f是通过打开耦合到输入引脚hvn0的晶体管来实现的；各个电流路径能够从输出引脚out吸收电流，因此下降转换n0f不会受到任何边缘坡度减缓；
39.向电平hv
n1
的下降转换n1f是通过打开耦合到输入引脚hvn1的晶体管来实现的；各个电流路径能够从输出引脚out吸收电流，因此下降转换n1f不会受到任何边缘坡度减缓；并且
40.向电平hv
n0
的上升转换n0r是通过打开耦合到输入引脚hvn0的晶体管来实现的；各个电流路径不能向输出引脚out提供电流，因此上升转换n0r可能会受到边缘坡度减缓，输出信号out的斜率取决于输出负载。
41.本领域技术人员将理解，图4和5仅出于说明的简洁和简单的目的而示出了五电平脉冲发生器中可用的电压转换。在七电平脉冲发生器、九电平脉冲发生器或任何其他具有更多电压电平的脉冲发生器中可以观察到类似的行为，转换的数目相应增加。
42.应注意，参考图5讨论的传统单向脉冲发生器的缺点可以通过从每个半桥支路(即输出引脚out和输入引脚hvpx和hvnx之间的每个电流路径)吸收电流和向其提供电流的能力至少部分地弥补，从而实现有源(也称为真或双向)多电平脉冲发生器。可能的是，提供最高电压和最低电压的半桥(即图1示例中的hvp3和hvn3)可能不会使用这种双向电流能力，因为这些电流路径只能在一个方向上被激活(即，hvp3只能在上升转换中被激活，而hvn3只能在下降转换中被激活)。
43.图6是双向脉冲发生器的正半桥支路(即，正输入引脚hvpx和输出引脚out之间)中可能提供的双向电流路径的示例性电路图，包括p沟道mos晶体管和n沟道mos晶体管的串联布置。p沟道mos晶体管的源极端子可耦合到正输入引脚hvpx，栅极端子可以被配置为接收
相应的控制信号px(x＝0、1、2或3)，并且漏极端子可耦合到n沟道mos晶体管的源极端子。n沟道mos晶体管的栅极端子可以被配置为接收控制信号而漏极端子可以耦合到输出引脚out。
44.图7是双向脉冲发生器的负半桥支路(即，输入引脚out和负输入引脚hvnx之间)中可能提供的双向电流路径的示例性电路图，包括n沟道mos晶体管和p沟道mos晶体管的串联布置。n沟道mos晶体管的源极端子可耦合到负输入引脚hvpx，栅极端子可以被配置为接收相应的控制信号nx(x＝0、1、2或3)，并且漏极端子可耦合到p沟道mos晶体管的源极端子。p沟道mos晶体管的栅极端子可以被配置为接收控制信号而漏极端子可以耦合到输出引脚out。
45.值得注意的是，在多电平脉冲发生器中提供双向半桥支路可能会增加设计复杂性，降低可靠性，并增加脉冲发生器电路的尺寸和/或成本，因为实现额外的为每个半桥支路提供吸收电流和提供电流的能力的mos晶体管需要另外占用的硅面积。
46.一个或多个实施例可提供一种具有改进的输出负载驱动能力的脉冲发生器电路，特别是关于正电压电平之间的下降转换和负电压电平之间的上升转换，从而实现单向脉冲发生器中可用的半桥支路的不同用途(例如，不同的控制序列)，而无需实施额外的mos晶体管。
47.特别地，再次参考图4和图5，两个正电压电平之间的下降转换(在本示例中为p0f)的时序可以通过打开同时由相应的正电压电平(在本示例中为hv
p0
)供电的半桥支路以及将输出节点out耦合到地电压电平gnd的钳位半桥支路来改善。因此，尽管正半桥支路无法从输出节点out吸收电流，但只要电流通过耦合到参考引脚gnd的钳位支路从输出节点out吸收，则输出电压信号out可以迅速减小。
48.值得注意的是，当如上所述操作多电平脉冲发生器时，由于输出电压信号out减小到低于目标电压电平(在本示例中为hv
p0
)，由正电压电平(在本示例中为hv
p0
)供电的正半桥支路可以开始提供电流。因此，在一个或多个实施例中，可以在正半桥支路开始提供电流时关闭钳位半桥支路，以免正电压轨(本例中为hvp0)与参考引脚gnd之间直接导通，浪费电流。
49.同样地，再次参考图4和图5，两个负电压电平之间的上升转换(在本示例中为n0r)的时序可以通过打开同时由相应的负电压电平(在本示例中为hv
n0
)供电的半桥支路以及将输出节点out耦合到地电压电平gnd的钳位半桥支路来改善。因此，尽管负半桥支路无法为输出节点out提供电流，但只要通过耦合到参考引脚gnd的钳位支路向输出节点out提供电流，则输出电压信号out可以迅速增大。
50.值得注意的是，当如上所述操作多电平脉冲发生器时，由于输出电压信号out增大到高于目标电压电平(在本示例中为hv
n0
)，由负电压电平(在本示例中为hv
n0
)供电的负半桥支路可以开始吸收电流。因此，在一个或多个实施例中，可以在负半桥支路开始吸收电流时关闭钳位半桥支路，以免负电压轨(本示例中为hvn0)与参考引脚gnd之间直接导通，浪费电流。
51.钳位半桥支路可以根据不同的策略进行控制，以避免电源输入引脚和接地引脚gnd之间的直接导通。
52.例如，在一个或多个实施例中，钳位半桥支路可以由于在闭环控制配置中通过同时被激活的(例如，感测到电流的一瞬)另一半桥支路感测到的电流而被关闭。为实现该目的，可以在脉冲发生器电路的每个半桥支路中提供电流感测元件，可能除了连接到最正电压电平和最负电压电平的半桥支路之外。例如，每个半桥电流路径中提供的二极管dpx和dnx可以用作电流感测元件，如图8所示。图8是根据一个或多个实施例的五电平脉冲发生器电路8的高压通道80的示例性电路框图。
53.如图8所示，脉冲发生器电路可以包括电流感测电路csp0，该电流感测电路csp0被配置为感测流过二极管dp0的电流(例如，通过测量二极管两端的电压并将其与阈值进行比较)；并且被配置为响应于感测到的电流(大约)等于零来确定相应的输出信号。与逻辑门ap0可以接收来自电流感测电路csp0的输出信号作为第一输入并且接收控制信号p0作为第二输入，从而生成相应的输出信号clp0，其指示当前请求输出电压电平hv
p0
并且没有电流在相应的半桥支路中流动(即，输入引脚hvp0和输出引脚out之间没有电流流动)。
54.同样地，脉冲发生器电路可以包括电流感测电路csn0，该电流感测电路csp0被配置为感测流过二极管dn0的电流(例如，通过测量二极管两端的电压并将其与阈值进行比较)；并且被配置为响应于感测到的电流(大约)等于零来确定相应的输出信号。与逻辑门an0可以接收来自电流感测电路csn0的输出信号作为第一输入并且接收控制信号n0作为第二输入，从而生成相应的输出信号cln0，其指示当前请求输出电压电平hv
n0
并且没有电流在相应的半桥支路中流动(即，输入引脚hvn0和输出引脚out之间没有电流流动)。
55.如图8所示，或逻辑门82可以接收输入信号clp0、cln0和cl，由此当请求输出电压电平gnd时，或当请求输出电压电平hv
p0
并且输入引脚hvp0和输出引脚out之间没有电流流动时，或者当请求输出电压电平hv
n0
并且在输入引脚hvn0和输出引脚out之间没有电流流动时，高压通道80的钳位支路被激活(例如，通过开启相应的晶体管而进入导通状态)。
56.本领域技术人员将理解，在更高数量的电压电平(例如，七个或九个电压电平)的情况下，可以在每个相关的半桥支路中所感测的电流，并且可以在或逻辑门中对相应的激活信号进行组合。例如，在七电平脉冲发生器中，或逻辑门可以接收五个输入信号clp1、clp0、cl、cln0、cln1。同样地，在九电平脉冲发生器中，或逻辑门可以接收七个输入信号clp2、clp1、clp0、cl、cln0、cln1、cln2。
57.此外，本领域技术人员将理解，电流感测电路(例如，csp0和csn0)和/或逻辑电路(例如，ap0、an0、82)可以包括在脉冲发生器8的控制电路中，为了简单起见，其在本文所附的图中不可见。
58.附加地或替代地，在一个或多个实施例中，在开环控制配置中，钳位半桥支路可以在某个时间段(可选地，可编程时间段)到期时关闭。这样的实施例可能是有利的，因为开环控制可以不依赖于诸如电流感测电路csp0、csn0和逻辑电路ap0、an0、82之类的附加电路的使用，从而降低了脉冲发生器电路的设计复杂性和成本。相反，脉冲发生器8的控制电路可以被编程为在某些输出电压转换期间激活钳位半桥支路一段时间(例如，在正电压电平之间的下降转换和负电压电平之间的上升转换期间)。
59.附加地或替代地，一个或多个实施例可以依赖于开环控制策略和闭环控制策略的组合。例如，钳位半桥支路可以被激活一段时间(例如，固定的或可编程的时间)；然后它可能会被停用，同时检查同步激活的另一个半桥支路中流动的电流量；并且可能在某个时间
段内再次激活它，期间伴随着根据在同步激活的另一个半桥支路中检测到的电流，多次重复钳位半桥支路的激活/停用循环的可能性。
60.附加地或可替代地，一个或多个实施例可以通过在某些输出电压转换期间激活一个或多个“互补”半桥支路来实现改进的输出节点驱动能力，以作为激活钳位半桥支路的补充或替代。
61.例如，在两个正输出电压电平之间的下降转换的情况下(例如，再次参见图4和5中的转换p0f)，可以激活一个或多个负半桥支路，从而将输出节点out耦合到一个或多个负输入引脚(例如，在五电平脉冲器的情况下，为hvn0和/或hvn1)。例如，在两个负输出电压电平之间的上升转换的情况下(例如，再次参见图4和5中的转换n0r)，可以激活一个或多个正半桥支路，从而将输出节点out耦合到一个或多个正输入引脚(例如，在五电平脉冲器的情况下，为hvp0和/或hvp1)。
62.在一个或多个实施例中，作为钳位半桥支路的激活的补充或替代，“互补”半桥支路的激活可以依赖于闭环控制配置、开环控制配置或其任何组合，如前所述。例如，用于管理下降转换p0f的示例性开环控制策略可以包括：将输出节点out耦合到输入负引脚hvn0一小段时间(例如，几纳秒)；然后将输出节点out耦合到接地引脚gnd另一段时间(例如，再次几纳秒)；然后最终停用所有“辅助”半桥支路，并将输出节点out耦合到输入正引脚hvp0。
63.本领域的技术人员将理解，为了说明的简单起见，图8仅以示例的方式示出了五电平脉冲发生器。一个或多个实施例可涉及具有不同数量电平(例如，七、九或更多个)的脉冲发生器电路，从而实施先前公开的一种或多种控制策略(例如，开环、闭环和/或它们的组合)。
64.因此，一个或多个实施例可以提供以下优点中的一个或多个：
65.相对于传统的单向脉冲发生器，一个或多个实施例可以实现与输出负载无关的目标输出电压分布的更稳健再现，从而有利于获得最终应用的更好质量和更好的性能；以及
66.相对于传统的双向脉冲发生器，一个或多个实施例可以实现更低的设计复杂性、提高的可靠性、更小的电路尺寸和更低的成本。
67.如本文所述，电路(例如，多电平脉冲发生器，8)可以包括：
68.一组第一(例如，“正”)输入引脚(例如，hvp0、hvp1)，被配置为接收处于不同电压电平的相应正电压信号(例如，hv
p0
、hv
p1
)；
69.一组第二(例如，“负”)输入引脚(例如，hvn0、hvn1)，被配置为接收处于不同电压电平的相应负电压信号(例如，hv
n0
、hv
n1
)；
70.参考输入引脚(例如，gnd)，被配置为接收介于正电压信号和负电压信号之间的参考电压信号(例如，gnd)；
71.输出引脚(例如，out)，被配置为提供脉冲输出信号(例如，out)；以及
72.控制电路装置，被配置为选择性地(例如p0、p1、n0、n1、cl)将输出引脚耦合到第一输入引脚、第二输入引脚和参考输入引脚中的一个，以在输出引脚处生成脉冲输出信号。
73.如本文所述，控制电路装置可进一步被配置为：
74.在脉冲输出信号在两个正电压电平之间的下降转换期间(例如，p0f)，选择性地将第二输入引脚和参考输入引脚中的至少一个耦合到输出引脚；以及
75.在脉冲输出信号在两个负电压电平之间的上升转换期间(例如，n0r)，选择性地将
第一输入引脚和参考输入引脚中的至少一个耦合到输出引脚。
76.如本文所述，控制电路装置可以被配置为：
77.在所述脉冲输出信号在两个正电压电平之间的下降转换期间，选择性地将所述参考输入引脚耦合到所述输出引脚；以及
78.在所述脉冲输出信号在两个负电压电平之间的上升转换期间，选择性地将所述参考输入引脚耦合到所述输出引脚。
79.如本文所述，控制电路装置可以被配置为：
80.在脉冲输出信号在两个正电压电平之间的下降转换期间，感测输出引脚和当前与其耦合的第一输入引脚(例如，hvp0)之间流动的电流，以及响应于输出引脚和当前与其耦合的第一输入引脚之间流动的所感测的电流高于第一阈值(例如，零)，将输出引脚与第二输入引脚和参考输入引脚解耦；以及
81.在脉冲输出信号在两个负电压电平之间的上升转换期间，感测输出引脚和当前与其耦合的第二输入引脚(例如，hvn0)之间流动的电流，以及响应于输出引脚和当前与其耦合的第二输入引脚之间流动的所感测的电流高于第二阈值(例如，零)，将输出引脚与第一输入引脚和参考输入引脚解耦。
82.如本文所述，控制电路装置还可以被配置为：
83.在脉冲输出信号在两个正电压电平之间的下降转换期间，如果在输出引脚和当前与其耦合的第一输入引脚之间流动的所感测的电流低于第一阈值，则将第二输入引脚和参考输入引脚中的至少一个与输出引脚循环耦合和解耦；以及
84.在脉冲输出信号在两个负电压电平之间的上升转换期间，如果在输出引脚和当前与其耦合的第二输入引脚之间流动的所感测的电流低于第二阈值，则将第一输入引脚和参考输入引脚中的至少一个与输出引脚循环耦合和解耦。
85.如本文所述，控制电路装置可以被配置为：
86.在脉冲输出信号在两个正电压电平之间的下降转换期间，在第一时间段到期时，将输出引脚与第二输入引脚和参考输入引脚解耦；以及
87.在脉冲输出信号在两个负电压电平之间的上升转换期间，在第二时间段到期时，将输出引脚与第一输入引脚和参考输入引脚解耦。
88.如本文所述，控制电路装置包括可编程存储器，所述可编程存储器被配置为存储第一时间段的值和第二时间段的值。
89.如本文所述，所述电路可以包括：
90.一组p沟道mos晶体管，其在每个所述第一输入引脚和所述输出引脚之间提供相应的电流路径，每个p沟道mos晶体管可选择性地激活以将所述输出引脚耦合到所述相应的一个第一输入引脚；和
91.一组n沟道mos晶体管，其在每个所述第二输入引脚和所述输出引脚之间提供相应的电流路径，每个n沟道mos晶体管可选择性地激活以将所述输出引脚耦合到所述相应的一个第二输入引脚。
92.如本文所述，输出引脚和第一输入引脚之间的每个电流路径不包括n沟道mos晶体管，并且输出引脚和第一输入引脚之间的每个电流路径不包括p沟道mos晶体管。
93.如本文所述，根据一个或多个实施例的操作电路的方法可以包括：
94.在第一输入引脚接收具有不同电压电平的相应正电压信号；
95.在第二输入引脚接收具有不同电压电平的相应负电压信号；
96.在参考输入引脚接收介于正电压信号和负电压信号之间的参考电压信号；
97.选择性地将输出引脚耦合到第一输入引脚、第二输入引脚和参考输入引脚中的一个，以在输出引脚处生成脉冲输出信号；
98.在脉冲输出信号在两个正电压电平之间的下降转换期间，选择性地将第二输入引脚和参考输入引脚中的至少一个耦合到输出引脚；以及
99.在脉冲输出信号在两个负电压电平之间的上升转换期间，选择性地将第一输入引脚和参考输入引脚中的至少一个耦合到输出引脚。
100.在不损害基本原理的情况下，细节和实施例可以相对于仅以示例方式描述的内容而变化甚至显着变化，而不偏离保护范围。
101.电路(8)可以概括为包括：一组第一输入引脚(hvp0、hvp1)，被配置为接收处于不同电压电平的相应正电压信号(hv
p0
、hv
p1
)；一组第二输入引脚(hvn0、hvn1)，被配置为接收处于不同电压电平处的相应负电压信号(hv
n0
、hv
n1
)；参考输入引脚(gnd)，被配置为接收介于所述正电压信号(hv
p0
、hv
p1
)和所述负电压信号(hv
n0
、hv
n1
)之间的参考电压信号(gnd)；输出引脚(out)，被配置为提供脉冲输出信号(out)；以及控制电路装置，被配置为选择性地(p0、p1、n0、n1、cl)将所述输出引脚(out)耦合到所述第一输入引脚(hvp0、hvp1)、所述第二输入引脚(hvn0、hvn1)和所述参考输入引脚(gnd)中的一个，以在所述输出引脚(out)处生成所述脉冲输出信号(out)，其中所述控制电路装置还被配置为：在所述脉冲输出信号(out)在两个正电压电平之间的下降转换期间(p0f)，选择性地将所述第二输入引脚(hvn0、hvn1)和所述参考输入引脚(gnd)中的至少一个耦合到所述输出引脚(out)；以及在所述脉冲输出信号(out)在两个负电压电平之间的上升转换期间(n0r)，选择性地将所述第一输入引脚(hvp0、hvp1)和所述参考输入引脚(gnd)中的至少一个耦合到所述输出引脚(out)。
102.控制电路装置可以被配置为：在所述脉冲输出信号(out)在两个正电压电平之间的下降转换期间(p0f)，选择性地将所述参考输入引脚(gnd)耦合到所述输出引脚(out)；以及在所述脉冲输出信号(out)在两个负电压电平之间的上升转换期间(n0r)，选择性地将所述参考输入引脚(gnd)耦合到所述输出引脚(out)。
103.所述控制电路装置可以被配置为：在所述脉冲输出信号(out)在两个正电压电平之间的下降转换期间(p0f)，感测所述输出引脚(out)和当前与其耦合的第一输入引脚(hvp0)之间流动的电流，以及响应于所述输出引脚(out)和当前与其耦合的第一输入引脚(hvp0)之间流动的所感测的电流高于第一阈值，将所述输出引脚(out)与所述第二输入引脚(hvn0、hvn1)和所述参考输入引脚(gnd)解耦；以及在所述脉冲输出信号(out)在两个负电压电平之间的上升转换期间(n0r)，感测所述输出引脚(out)和当前与其耦合的第二输入引脚(hvn0)之间流动的电流，以及响应于所述输出引脚(out)和当前与其耦合的第二输入引脚(hvn0)之间流动的所感测的电流高于第二阈值，将所述输出引脚(out)与所述第一输入引脚(hvp0、hvp1)和所述参考输入引脚(gnd)解耦。
104.所述控制电路装置还进一步被配置为：在所述脉冲输出信号(out)在两个正电压电平之间的下降转换期间(p0f)，如果在所述输出引脚(out)和当前与其耦合的第一输入引脚(hvp0)之间流动的所感测的电流低于所述第一阈值，则将所述第二输入引脚(hvn0、
hvn1)和所述参考输入引脚(gnd)中的至少一个与所述输出引脚(out)循环耦合和解耦；以及在所述脉冲输出信号(out)在两个负电压电平之间的上升转换期间(n0r)，如果在所述输出引脚(out)和当前与其耦合的第二输入引脚(hvn0)之间流动的所感测的电流低于所述第二阈值，则将所述第一输入引脚(hvp0、hvp1)和所述参考输入引脚(gnd)中的至少一个与所述输出引脚(out)循环耦合和解耦。
105.所述控制电路装置可以被配置为：在所述脉冲输出信号(out)在两个正电压电平之间的下降转换期间(p0f)，在第一时间段到期时，将所述输出引脚(out)与所述第二输入引脚(hvn0、hvn1)和所述参考输入引脚(gnd)解耦；以及在所述脉冲输出信号(out)在两个负电压电平之间的上升转换期间(n0r)，在第二时间段到期时，将所述输出引脚(out)与所述第一输入引脚(hvn0、hvn1)和所述参考输入引脚(gnd)解耦。
106.所述控制电路装置包括可编程存储器，所述可编程存储器被配置为存储所述第一时间段的值和所述第二时间段的值。
107.所述电路(8)可以包括：一组p沟道mos晶体管，其在每个所述第一输入引脚(hvp0、hvp1)和所述输出引脚(out)之间提供相应的电流路径，每个p沟道mos晶体管可选择性地激活(p0、p1)以将所述输出引脚(out)耦合到所述相应的一个第一输入引脚(hvp0、hvp1)；和一组n沟道mos晶体管，其在每个所述第二输入引脚(hvn0、hvn1)和所述输出引脚(out)之间提供相应的电流路径，每个n沟道mos晶体管可选择性地激活(n0、n1)以将所述输出引脚(out)耦合到所述相应的一个第二输入引脚(hvn0、hvn1)，其中所述输出引脚(out)和所述第一输入引脚(hvp0、hvp1)之间的每个电流路径不包括n沟道mos晶体管，并且所述输出引脚(out)和所述第二输入引脚(hvn0、hvn1)之间的每个电流路径不包括p沟道mos晶体管。
108.提供了一种操作电路(8)的方法，其中所述电路(8)可以概括为包括：一组第一输入引脚(hvp0、hvp1)，被配置为接收处于不同电压电平的相应正电压信号(hv
p0
、hv
p1
)；一组第二输入引脚(hvn0、hvn1)，被配置为接收处于不同电压电平的相应负电压信号(hv
n0
、hv
n1
)；参考输入引脚(gnd)，被配置为接收介于所述正电压信号(hv
p0
、hv
p1
)和所述负电压信号(hv
n0
、hv
n1
)之间的参考电压信号(gnd)；和输出引脚(out)，被配置为提供脉冲输出信号(out)。该方法可以概括为包括：接收具有不同电压电平的相应正电压信号(hv
p0
、hv
p1
)；接收具有不同电压电平的相应负电压信号(hv
n0
、hv
n1
)；接收介于所述正电压信号(hv
p0
、hv
p1
)和所述负电压信号(hv
n0
、hv
n1
)之间的参考电压信号(gnd)；选择性地(p0、p1、n0、n1、cl)将所述输出引脚(out)耦合到所述第一输入引脚(hvp0、hvp1)、所述第二输入引脚(hvn0、hvn1)和所述参考输入引脚(gnd)中的一个，以在所述输出引脚(out)处生成脉冲输出信号(out)；在所述脉冲输出信号(out)在两个正电压电平之间的下降转换期间(p0f)，选择性地将所述第二输入引脚(hvn0、hvn1)和所述参考输入引脚(gnd)中的至少一个耦合到所述输出引脚(out)；以及在所述脉冲输出信号(out)在两个负电压电平之间的上升转换期间(n0r)，选择性地将所述第一输入引脚(hvp0、hvp1)和所述参考输入引脚(gnd)中的至少一个耦合到所述输出引脚(out)。
109.可以组合上述各种实施例以提供进一步的实施例。如果需要，则可以修改实施例的各个方面以采用各种专利、申请和出版物的概念来提供更进一步的实施例。
110.可以根据以上详细描述对实施例进行这些和其他改变。一般而言，在以下权利要求中，所使用的术语不应被解释为将权利要求限制为说明书和权利要求中公开的特定实施
例，而应解释为包括所有可能的实施例以及这些权利要求所享有的等效物的全部范围。因此，权利要求不受本公开的限制。