运算放大器电路及其驱动方法

1.本发明属于集成电路技术领域，具体涉及一种运算放大器电路及其驱动方法。


背景技术：

2.运算放大器是一种具备放大能力的基本电路单元，一般由金属半导体氧化物场效应晶体管、以及双极型晶体管等基本原件组成；通常情况下，运算放大器在结合反馈网络后实现输入信号加、减、微分或积分等数学运算，被广泛地应用于信号传输、自动控制、测量、无线电通讯和集成电路等许多领域。
3.相关技术中，应用在流水线模数转换器中的运算放大器有着较大的功耗，影响其性能；因此，亟需一种改善的运算放大器，能有效降低功耗。


技术实现要素：

4.为了解决现有技术中存在的上述问题，本发明提供了一种运算放大器电路及其驱动方法。本发明要解决的技术问题通过以下技术方案实现：
5.第一方面，本技术提供一种运算放大器电路，包括：
6.第一逆变器晶体管，第一逆变器晶体管与输入端电连接；
7.第二逆变器晶体管，第二逆变器晶体管与第一逆变器晶体管电连接，第二逆变器晶体管包括第一晶体管和第二晶体管，位于第一晶体管的漏极与第二晶体管的漏极之间还包括第三晶体管和第四晶体管，第三晶体管的源极与第一晶体管的漏极电连接于第一节点，第四晶体管的栅极与第一节点电连接；第二晶体管的漏极与第四晶体管的源极电连接于第二节点，第三晶体管的栅极与第二节点电连接；第三晶体管的漏极与第四晶体管的漏极电连接；
8.第三逆变器晶体管，第三逆变器晶体管与第二逆变器晶体管电连接，第三逆变器晶体管还与输出端电连接。
9.第二方面，本技术还提供一种运算放大器电路的驱动方法，运算放大器电路包括输入端和输出端，以及第一逆变器晶体管、第二逆变器晶体管和第三逆变器晶体管；第二逆变器晶体管包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第一节点和第二节点；第三逆变器晶体管包括第七晶体管、第八晶体管和第四节点；
10.该驱动方法包括：
11.向输入端输入第一电压；
12.当第一电压等于共模电压，第一逆变器晶体管导通，第二逆变器晶体管导通，即第一晶体管和第二晶体管均导通，第一节点的电压拉高，第二节点的电压拉低；第七晶体管的栅极的电压为第一节点的电压，第八晶体管的栅极的电压为第二节点的电压，第七晶体管的栅极的电压与第八晶体管的栅极的电压之间形成第一电压差；
13.当第一电压小于共模电压，至少部分第一逆变器晶体管导通，至少部分第二逆变器晶体管导通，即第二晶体管导通，第二节点的电压仍处于拉低状态，此时，第一晶体管截
止，第三晶体管和第四晶体管仍导通，第二节点的电压被拉低；随着第二节点的电压被拉低，第三晶体管和第四晶体管截止，第二节点的电压保持；第七晶体管的栅极的电压为第一节点的电压，第八晶体管的栅极的电压为第二节点的电压，第七晶体管的栅极的电压与第八晶体管的栅极的电压之间形成第二电压差；第二电压差小于第一电压差。
14.本发明的有益效果：
15.本发明提供的一种运算放大器电路及其驱动方法，通过设置有第一逆变器晶体管、第二逆变器晶体管和第三逆变器晶体管；其中，第一逆变器晶体管与输入端电连接，第一逆变器晶体管还与第二逆变器晶体管电连接，即第二逆变器晶体管中的第一晶体管和第二晶体管与第一逆变器晶体管电连接，第一晶体管的漏极与第二晶体管的漏极之间设置有第三晶体管和第四晶体管，第三晶体管的源极与第一晶体管的漏极电连接至第一节点，第四晶体管的栅极电连接至第一节点；第二晶体管的漏极与第四晶体管的源极电连接至第二节点，第三晶体管的栅极电连接至第二节点，第三晶体管的漏极和第四晶体管的漏极电连接；第三逆变器晶体管与第二逆变器晶体管电连接，第三逆变器晶体管还与输出端电连接；如此，实现由输入端输入信号，经过第一逆变器晶体管、第二逆变器晶体管和第三逆变器晶体管处理，由输出端输出处理后的信号；此外，本实施例中的运算放大器能够有效降低原有自偏置结构对“死区”电压选取的依赖性，能更快地使第三逆变器晶体管处于亚阈状态；且能有效地在更短地时间内稳定，缩短建立信号所需的时间；还具有高度集成度和更优的抗工艺偏差、温漂等优点。
16.以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
17.图1是本发明实施例提供的运算放大器电路的一种结构示意图；
18.图2是本发明实施例提供的运算放大器电路的驱动方法的一种流程图。
具体实施方式
19.下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
20.请参见图1，图1是本发明实施例提供的运算放大器电路的一种结构示意图，本技术所提供的一种运算放大器电路100，包括：
21.第一逆变器晶体管10，第一逆变器晶体管10与输入端vin电连接；
22.第二逆变器晶体管20，第二逆变器晶体管20与第一逆变器晶体管10电连接，第二逆变器晶体管20包括第一晶体管m1和第二晶体管m2，位于第一晶体管m1的漏极与第二晶体管m2的漏极之间还包括第三晶体管m3和第四晶体管m4，第三晶体管m3的源极与第一晶体管m1的漏极电连接于第一节点n1，第四晶体管m4的栅极与第一节点n1电连接；第二晶体管m2的漏极与第四晶体管m4的源极电连接于第二节点n2，第三晶体管m3的栅极与第二节点n2电连接；第三晶体管m3的漏极与第四晶体管m4的漏极电连接；
23.第三逆变器晶体管30，第三逆变器晶体管30与第二逆变器晶体管20电连接，第三逆变器晶体管30还与输出端vout电连接。
24.具体而言，请继续参考图1所示，本实施例中提供的一种运算放大器电路，包括输
入端vin和输出端vout，即由运算放大器的输入端vin输入信号，经过运算放大器的处理由输出端vout输出处理后的信号；可选的，运算放大器处理信号包括三个过程，首先，信号建立(initial ramping)，该过程中根据压摆率建立大信号；其次，震荡过程(stabilization)，该过程中根据带宽建立小信号；最后，稳定状态(steady state)，该过程中实现信号的稳定；本实施例中针对稳定状态进行改进，使运算放大器加强在稳定状态的稳定性，进一步使得信号能在更快地时间达到稳定。
25.相关技术中，为降低流水线模数转换器中的运算放大器的功耗，提出了环形运算放大器，环形运算放大器使用电阻进行自偏置，通过改变偏置电阻的阻值大小，合理设置植入第三级晶体管输入信号之间的“死区”电压，使第三级晶体管偏置在亚阈值区；但采用电阻进行自偏置的方式，受到工艺、电压和温度等的影响较大，在实际中无法精准设置“死区”电压值；此外，采用电阻进行自偏置的方式，信号建立过程产生的震荡周期较多，调整时间较长，导致运算放大器的速度较慢。
26.有鉴于此，本实施例中的运算放大器包括第一逆变器晶体管10、第二逆变器晶体管20和第三逆变器晶体管30；其中，第一逆变器晶体管10与输入端vin电连接，第一逆变器晶体管10还与第二逆变器晶体管20电连接，即第二逆变器晶体管20中的第一晶体管m1和第二晶体管m2与第一逆变器晶体管10电连接，第一晶体管m1的漏极与第二晶体管m2的漏极之间设置有第三晶体管m3和第四晶体管m4，第三晶体管m3的源极与第一晶体管m1的漏极电连接至第一节点n1，第四晶体管m4的栅极电连接至第一节点n1；第二晶体管m2的漏极与第四晶体管m4的源极电连接至第二节点n2，第三晶体管m3的栅极电连接至第二节点n2，第三晶体管m3的漏极和第四晶体管m4的漏极电连接；第三逆变器晶体管30与第二逆变器晶体管20电连接，第三逆变器晶体管30还与输出端vout电连接；如此，实现由输入端vin输入信号，经过第一逆变器晶体管10、第二逆变器晶体管20和第三逆变器晶体管30处理，由输出端vout输出处理后的信号；此外，本实施例中的运算放大器能够有效降低原有自偏置结构对“死区”电压选取的依赖性，能更快地使第三逆变器晶体管30处于亚阈状态；且能有效地在更短地时间内稳定，缩短建立信号所需的时间；还具有高度集成度和更优的抗工艺偏差、温漂等优点。
27.请继续参考图1所示，在本技术的一种可选的实施例中，第一晶体管m1的源极与固定电压信号端vdd电连接，第二晶体管m2的源极接地端gnd。
28.具体而言，请继续参考图1所示，本实施例中，第一晶体管m1的源极与固定电压信号端vdd电连接，第一晶体管m1的漏极与第一节点n1电连接，可以理解的是，在第一晶体管m1导通的情况下，能够拉高第一节点n1的电压；第二晶体管m2的源极接地端gnd，第二晶体管m2的漏极与第二节点n2电连接，可以理解的是，在第二晶体管m2导通的情况下，能够拉低第二节点n2的电压；实现环形运算放大器的有效工作。
29.请继续参考图1所示，在本技术的一种可选的实施例中，第一逆变器晶体管10包括第五晶体管m5和第六晶体管m6；
30.第五晶体管m5的栅极和第六晶体管m6的栅极均与输入端vin电连接，第五晶体管m5的漏极和第六晶体管m6的漏极电连接于第三节点n3，第三节点n3还分别与第一晶体管m1的栅极和第二晶体管m2的栅极电连接；第五晶体管m5的源极与固定电压信号端vdd电连接，第六晶体管m6的源极接地端gnd。
31.具体而言，请继续参考图1所示，本实施例中的第一逆变器晶体管10包括第五晶体管m5和第六晶体管m6；其中，第五晶体管m5的栅极和第六晶体管m6的栅极均与输入端vin电连接，第五晶体管m5的漏极与第六晶体管m6的漏极电连接至第三节点n3，第一晶体管m1的栅极和第二晶体管m2的栅极还分别与第三节点n3电连接，第一晶体管m1的栅极和第二晶体管m2的栅极分别与第三节点n3电连接；第五晶体管m5的源极与固定电压信号端vdd电连接，第六晶体管m6源极接地端gnd；如此，通过第一逆变器晶体管10的导通或截止，控制第二逆变器晶体管20的导通或截止，如此，实现运算放大器的有效运行。
32.请继续参考图1所示，在本技术的一种可选的实施例中，第三逆变器晶体管30包括第七晶体管m7和第八晶体管m8；
33.第七晶体管m7的栅极与第一节点n1电连接，第七晶体管m7的源极与固定电压信号端vdd电连接，第七晶体管m7的漏极和第八晶体管m8的漏极电连接于第四节点n4，第四节点n4与输出端vout电连接；第八晶体管m8的栅极与第二节点电连接，第八晶体管m8的源极接地端gnd。
34.具体而言，请继续参考图1所示，本实施例中的第三逆变器晶体管30包括第七晶体管m7和第八晶体管m8；其中，第七晶体管m7的栅极与第一节点n1电连接，第七晶体管m7的源极与固定电压信号端vdd电连接，第七晶体管m7的漏极与第八晶体管m8的漏极电连接至第四节点n4，第四节点n4与运算放大器的输出端vout电连接；第八晶体管m8的栅极与第二节点n2电连接，第八晶体管m8的源极接地端gnd；如此，实现由第二逆变器晶体管20向第三逆变器晶体管30传输电压，最后由输出端vout输出，实现运算放大器的有效运行。
35.在本技术的一种可选的实施例中，第一晶体管m1、第三晶体管m3、第五晶体管m5和第七晶体管m7为n-mos晶体管。
36.在本技术的一种可选的实施例中，第二晶体管m2、第四晶体管m4、第六晶体管m6和第八晶体管m8为p-mos晶体管。
37.基于同一发明构思，请参见图2所示，图2是本发明实施例提供的运算放大器电路的驱动方法的一种流程图，本技术还提供一种运算放大器电路的驱动方法，应用于本技术上述实施例所提供的任意运算放大器电路，运算放大器电路包括输入端vin和输出端vout，以及第一逆变器晶体管10、第二逆变器晶体管20和第三逆变器晶体管30；所述第二逆变器晶体管20包括第一晶体管m1、第二晶体管m2、第三晶体管m3、第四晶体管m4、第一节点n1和第二节点n2；所述第三逆变器晶体管30包括第七晶体管m7、第八晶体管m8和第四节点n4；
38.该驱动方法包括：
39.s101、向输入端vin输入第一电压；
40.s102、当第一电压等于共模电压，第一逆变器晶体管10导通，第二逆变器晶体管20导通，即第一晶体管m1和第二晶体管m2均导通，第一节点n1的电压拉高，第二节点n2的电压拉低；第七晶体管m7的栅极的电压为第一节点n1的电压，第八晶体管m8的栅极的电压为第二节点n2的电压，第七晶体管m7的栅极的电压与第八晶体管m8的栅极的电压之间形成第一电压差；
41.s103、当第一电压小于共模电压，至少部分第一逆变器晶体管10导通，至少部分第二逆变器晶体管20导通，即第二晶体管m2导通，第二节点n2的电压仍处于拉低状态，此时，第一晶体管m1截止，第三晶体管m3和第四晶体管m4仍导通，第二节点n2的电压被拉低；随着
第二节点n2的电压被拉低，第三晶体管m3和第四晶体管m4截止，第二节点n2的电压保持；第七晶体管m7的栅极的电压为第一节点n1的电压，第八晶体管m8的栅极的电压为第二节点n2的电压，第七晶体管m7的栅极的电压与第八晶体管m8的栅极的电压之间形成第二电压差；第二电压差小于第一电压差；
42.s104、向输出端vout输出处理后的电压。
43.具体而言，请继续参考图2所示，本实施例中提供的一种运算放大器电路的驱动方法，向运算放大器电路的输入端vin输入第一电压，经过处理后由输出端vout输出处理后的电压；其中，运算放大器电路在震荡过程中，第七晶体管m7的栅极和第八晶体管m8的栅极的电压差处于震荡的状态，无法很快的稳定在设置的死区电压范围，需要一段时间调整；本实施例中在运算放大器由信号震荡过程到信号稳定状态中进行改善，能使得信号在更快时间内达到稳定状态。
44.进一步的，本实施例中，当向输入端vin输入的第一电压等于共模电压时，第一晶体管m1和第二晶体管m2均处于导通状态，第一节点n1的电压处于拉高状态，第二节点n2的电压处于拉低状态；由第一节点n1传输至第七晶体管m7的栅极的电压处于高电压，由第二节点n2传输至第八晶体管m8的栅极的电压处理低电压，如此，第七晶体管m7的栅极与第八晶体管m8的栅极之间存在第一电压差；当向输入端vin输入的第一电压小于共模电压时，第二晶体管m2仍处于导通状态，第一晶体管m1由导通状态变为截止状态，第三晶体管m3和第四晶体管m4暂时仍处于导通的状态；第二节点n2的电压仍处于拉低状态，第一节点n1的电压会逐渐拉低，当拉低到一定程度后，第三晶体管m3和第四晶体管m4截止，第一节点n1的电压保持不变；由于第三晶体管m3和第四晶体管m4均处于截止状态，第一节点n1的电压被限制；此时，第一节点n1的电压传输至第七晶体管m7的栅极，第二节点n2的电压传输至第八晶体管m8的栅极，如此，第七晶体管m7的栅极与第八晶体管m8的栅极之间存在第二电压差，其中，第一电压差小于第二电压差；如此，使得第七晶体管m7的栅极与第八晶体管m8的栅极的电压差稳定在预期的“死区”电压，即使得第七晶体管m7和第八晶体管m8始终处于亚阈状态，使得运算放大器电路稳定的输出处理后的信号。
45.需要说明的是，当向输入端vin输入的第一电压小于共模电压时，通过第三晶体管m3和第四晶体管m4实现对第一节点n1的电压的最小值的限制；当向输入端vin输入的第一电压大于共模电压时，通过第三晶体管m3和第四晶体管m4实现对第二节点n2的电压的最大值的限制。
46.需要说明的是，共模电压可以理解为差分运放的差分两端信号的中间电位点，即各晶体管的放大需要配置静态工作点，也需要设置偏置电压让运算放大器处于放大状态而不是饱和或截止状态。
47.在本技术的一种可选的实施例中，第一电压小于共模电压时，第一晶体管m1的栅极的电压和第二晶体管m2的栅极的电压均为固定电压信号端vdd提供的电压。
48.具体而言，本实施例中当第一电压小于共模电压时，第一晶体管m1的栅极的电压和第二晶体管m2的栅极的电压均为固定电压信号端vdd提供的电压，也可以理解为，固定电压信号端为vdd电压信号端，也即一个固定高电压信号端。
49.在本技术的一种可选的实施例中，第三逆变器晶体管30处于亚阈状态。
50.具体而言，本实施例中第三逆变器晶体管30始终处于亚阈状态，即经过第二逆变
器晶体管20的处理，能更快地使第三逆变器晶体管30处于亚阈状态，有效的将信号稳定，缩短建立信号所需时间。
51.需要说明的是，第三逆变器晶体管30中的第七晶体管m7和第八晶体管m8可以为高阈值电压晶体管，也可以为普通晶体管。
52.本发明的有益效果：
53.本发明提供的一种运算放大器电路及其驱动方法，通过设置有第一逆变器晶体管、第二逆变器晶体管和第三逆变器晶体管；其中，第一逆变器晶体管与输入端电连接，第一逆变器晶体管还与第二逆变器晶体管电连接，即第二逆变器晶体管中的第一晶体管和第二晶体管与第一逆变器晶体管电连接，第一晶体管的漏极与第二晶体管的漏极之间设置有第三晶体管和第四晶体管，第三晶体管的源极与第一晶体管的漏极电连接至第一节点，第四晶体管的栅极电连接至第一节点；第二晶体管的漏极与第四晶体管的源极电连接至第二节点，第三晶体管的栅极电连接至第二节点，第三晶体管的漏极和第四晶体管的漏极电连接；第三逆变器晶体管与第二逆变器晶体管电连接，第三逆变器晶体管还与输出端电连接；如此，实现由输入端输入信号，经过第一逆变器晶体管、第二逆变器晶体管和第三逆变器晶体管处理，由输出端输出处理后的信号；此外，本实施例中的运算放大器能够有效降低原有自偏置结构对“死区”电压选取的依赖性，能更快地使第三逆变器晶体管处于亚阈状态；且能有效地在更短地时间内稳定，缩短建立信号所需的时间；还具有高度集成度和更优的抗工艺偏差、温漂等优点。
54.以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。