一种宽电源电压范围输入电平检测电路

1.本发明属于集成电路器件和数字信号传输领域，具体涉及一种宽电源电压范围输入电平检测电路。


背景技术：

2.随着集成电路的高速发展，数字信号传输在系统中越来越普遍，数字信号的传输就涉及到数字信号的识别问题，传统的电平输入检测电路常用图2的反相器结构。数字电平输入信号in通常需满足识别准则，vdd为芯片供电电压，通常输入电压低于0.35*vdd识别为低电平，高于0.65*vdd识别为高电平。目前有些应用中，需要拓展vdd的电压范围；当vdd较小时，以上规格定义的高低电平，若采用传统的反相器接法会存在输入高低电平难以识别问题，主要原因来自于n1 nmos管和p1 pmos管的阈值电压限定了vdd能达到的最小值，可以通过采用工艺厂常提供的低阈值nmos管来拓展vdd的宽范围，但这样存在低阈值nmos管和pmos管间的阈值电压相差过大，会造成翻转点不在0.5倍电源电压附近，导致方波输入信号的占空比变化明显。


技术实现要素：

3.针对现有技术中的上述不足，本发明提供的一种宽电源电压范围输入电平检测电路解决了传统电平输入检测电路的vdd电压范围过窄的问题。
4.为了达到上述发明目的，本发明采用的技术方案为：一种宽电源电压范围输入电平检测电路，包括nmos管n1、nmos管n2、nmos管n3、pmos管p0、pmos管p1、pmos管p2、pmos管p3、电阻r1和电阻r2；
5.其中，所述pmos管p0的栅极与所述nmos管n2的栅极连接并作为宽电源电压范围输入电平检测电路的输入端，所述pmos管p0的漏极接地，所述pmos管p0的源极与所述nmos管n1的源极连接；
6.所述nmos管n1的栅极与vdd电源连接，所述nmos管n1的衬底接地，所述nmos管n1的漏极分别与所述电阻r1的一端和pmos管p2的栅极连接，所述电阻r1的另一端与所述pmos管p1的漏极连接，所述pmos管p1的源极与所述vdd电源连接，所述pmos管p1的栅极分别与所述电阻r2的一端、nmos管n2的漏极和nmos管n3的栅极连接；
7.所述nmos管n2的源极接地，所述电阻r2的另一端分别与所述pmos管p2的漏极和pmos管p3的栅极连接，所述pmos管p2的源极与所述vdd电源连接，所述pmos管p3的源极与所述vdd电源连接，所述pmos管p3的漏极与所述nmos管n3的漏极连接并作为宽电源电压范围输入电平检测电路的输出端，所述nmos管n3的源极接地。
8.进一步地：所述nmos管n1为低阈值的nmos管，其阈值电压为0.2v。
9.进一步地：所述pmos管p1、pmos管p2、电阻r1和电阻r2构成正反馈环路。
10.进一步地：当所述宽电源电压范围输入电平检测电路的输入端的输入信号由逻辑0的低电平转变为逻辑1的高电平时，所述pmos管p0关闭，所述nmos管n2开启，所述正反馈环
路导通并拉低所述nmos管n3的栅极电压和pmos管p3的栅极电压至逻辑0的低电平。
11.进一步地：当所述宽电源电压范围输入电平检测电路的输入端的输入信号由逻辑1的高电平转变为逻辑0的低电平时，所述pmos管p0开启，所述nmos管n2关闭，所述正反馈环路导通并拉高所述nmos管n3的栅极电压和pmos管p3的栅极电压至逻辑1的高电平。
12.上述进一步方案的有益效果为：通过调节电阻r1和电阻r2的阻值可以实现对nmos管n3及pmos管p3栅极充电速度控制，实现充放电平衡。
13.进一步地：将所述pmos管p3的栅极电压作为x点电压vx，将所述nmos管n3的栅极电压作为y点电压vy；
14.当所述vdd电源电压为低电压1v时，且所述宽电源电压范围输入电平检测电路的输入端的输入信号由逻辑0的低电平转变为逻辑1的高电平时，所述nmos管n1关闭pmos管p1-电阻r1-nmos管n1-pmos管p0的通路，所述nmos管n2开启，所述x点电压vx和y点电压vy拉低至电源电压，所述宽电源电压范围输入电平检测电路的输出端输出逻辑1的高电平。
15.进一步地：将所述pmos管p2的栅极电压作为z点电压vz；
16.当所述vdd电源电压为低电压1v时，且所述宽电源电压范围输入电平检测电路的输入端的输入信号由逻辑1的高电平转变为逻辑0的低电平时，且当所述输入信号的电压vin满足下式时，所述pmos管p1-电阻r1-nmos管n1-pmos管p0的通路开启，所述z点电压vz拉低至电源电压，所述pmos管p3开启，所述nmos管n2关闭，所述x点电压vx和y点电压vy拉高电源电压，所述宽电源电压范围输入电平检测电路的输出端输出逻辑0的低电平；
17.vdd-vin＝vthp+0.2v
18.式中，vthp为pmos管p0的阈值电压。
19.本发明的有益效果为：本发明的一种宽电源电压范围输入电平检测电路通过n1管来调节n2和p0的开启电流，从而实现输出端的电平识别翻转。并且电路能拓展vdd电源电压的范围，使vdd电源电压达到更低的电源电压要求。
20.本发明的数字输入翻转点为通过加入电阻r1和电阻r2调节后级pmos管p3与nmos管n3的栅电容充放电平衡，实现最终电路输出波形的脉宽占空比传输稳定。
附图说明
21.图1为本发明的电路原理图；
22.图2为传统的反相器结构。
具体实施方式
23.下面对本发明的具体实施方式进行描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易
见的，一切利用本发明构思的发明创造均在保护之列。
24.实施例1：
25.如图1所示，在本发明的一个实施例中，一种宽电源电压范围输入电平检测电路，包括nmos管n1、nmos管n2、nmos管n3、pmos管p0、pmos管p1、pmos管p2、pmos管p3、电阻r1和电阻r2；
26.其中，所述pmos管p0的栅极与所述nmos管n2的栅极连接并作为宽电源电压范围输入电平检测电路的输入端，所述pmos管p0的漏极接地，所述pmos管p0的源极与所述nmos管n1的源极连接；
27.所述nmos管n1的栅极与vdd电源连接，所述nmos管n1的衬底接地，所述nmos管n1的漏极分别与所述电阻r1的一端和pmos管p2的栅极连接，所述电阻r1的另一端与所述pmos管p1的漏极连接，所述pmos管p1的源极与所述vdd电源连接，所述pmos管p1的栅极分别与所述电阻r2的一端、nmos管n2的漏极和nmos管n3的栅极连接；
28.所述nmos管n2的源极接地，所述电阻r2的另一端分别与所述pmos管p2的漏极和pmos管p3的栅极连接，所述pmos管p2的源极与所述vdd电源连接，所述pmos管p3的源极与所述vdd电源连接，所述pmos管p3的漏极与所述nmos管n3的漏极连接并作为宽电源电压范围输入电平检测电路的输出端，所述nmos管n3的源极接地。
29.在本实施例中，所述nmos管n1为低阈值的nmos管，其阈值电压为0.2v，所述pmos管p1、pmos管p2、电阻r1和电阻r2构成正反馈环路。
30.通过nmos管n1来调节nmos管n2和pmos管p0的开启电流，从而实现正反馈环路的差分负载对的电平识别翻转。
31.实施例2：
32.本实施例针对输入端的输入信号变化时宽电源电压范围输入电平检测电路的具体工作情况。
33.当所述宽电源电压范围输入电平检测电路的输入端的输入信号由逻辑0的低电平转变为逻辑1的高电平时，所述pmos管p0关闭，所述nmos管n2开启，所述正反馈环路导通并拉低所述nmos管n3的栅极电压和pmos管p3的栅极电压至逻辑0的低电平。
34.当所述宽电源电压范围输入电平检测电路的输入端的输入信号由逻辑1的高电平转变为逻辑0的低电平时，所述pmos管p0开启，所述nmos管n2关闭，所述正反馈环路导通并拉高所述nmos管n3的栅极电压和pmos管p3的栅极电压至逻辑1的高电平。
35.在拉低或者拉高所述nmos管n3的栅极电压和pmos管p3的栅极电压过程中，通过调节电阻r1和电阻r2的阻值可以实现对nmos管n3及pmos管p3栅极充电速度控制，实现充放电平衡。
36.实施例3：
37.本实施例针对低电源电压下宽电源电压范围输入电平检测电路的具体工作情况。
38.在本实施例中，低电源电压与cmos工艺相关，本发明采用的工艺是0.3um的cmos工艺，低电源电压为1v。
39.将所述pmos管p3的栅极电压作为x点电压vx，将所述nmos管n3的栅极电压作为y点电压vy；
40.当所述vdd电源电压为低电压1v时，且所述宽电源电压范围输入电平检测电路的
输入端的输入信号由逻辑0的低电平转变为逻辑1的高电平时，所述nmos管n1关闭pmos管p1-电阻r1-nmos管n1-pmos管p0的通路，所述nmos管n2开启，所述x点电压vx和y点电压vy拉低至电源电压，所述宽电源电压范围输入电平检测电路的输出端输出逻辑1的高电平。
41.在低电源电压下当输入信号的电压vin升高时，通过nmos管n1关闭pmos管p1-电阻r1-nmos管n1-pmos管p0的通路，并通过nmos管n2的开启将x、y点电压vx、vy拉低，最终实现高电平识别。
42.将所述pmos管p2的栅极电压作为z点电压vz；
43.当所述vdd电源电压为低电压1v时，且所述宽电源电压范围输入电平检测电路的输入端的输入信号由逻辑1的高电平转变为逻辑0的低电平时，且当所述输入信号的电压vin满足下式时，所述pmos管p1-电阻r1-nmos管n1-pmos管p0的通路开启，所述z点电压vz拉低至电源电压，所述pmos管p3开启，所述nmos管n2关闭，所述x点电压vx和y点电压vy拉高电源电压，所述宽电源电压范围输入电平检测电路的输出端输出逻辑0的低电平；
44.vdd-vin＝vthp+0.2v
45.式中，vthp为pmos管p0的阈值电压。
46.当在低电源电压下当输入电压降低时，且当vdd-vin＝vthp+0.2v时，pmos管p1-电阻r1-nmos管n1-pmos管p0的通路开启，将z点电压拉低，此时pmos管p3开启，再由nmos管n2逐渐关闭，vx、vy电压上升，最终实现低电源电压下的输入低电平识别。
47.本发明的有益效果为：本发明的一种宽电源电压范围输入电平检测电路通过n1管来调节n2和p0的开启电流，从而实现输出端的电平识别翻转。并且电路能拓展vdd电源电压的范围，使vdd电源电压达到更低的电源电压要求。
48.本发明的数字输入翻转点为通过加入电阻r1和电阻r2调节后级pmos管p3与nmos管n3的栅电容充放电平衡，实现最终电路输出波形的脉宽占空比传输稳定。
49.在本发明的描述中，需要理解的是，术语“中心”、“厚度”、“上”、“下”、“水平”、“顶”、“底”、“内”、“外”、“径向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的设备或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或隐含指明的技术特征的数量。因此，限定由“第一”、“第二”、“第三”的特征可以明示或隐含地包括一个或者更多个该特征。