可编程振荡器电路及电源管理芯片的制作方法

1.本发明涉及电源管理技术领域，尤其涉及一种可编程振荡器电路及包括该可编程振荡器电路的电源管理芯片。


背景技术：

2.直流-直流开关变换器具有小体积、高驱动能力、高精度、输出电压灵活可调等优点，是一种热门的电源管理方案。dc-dc变换器根据其输出电压范围可以分为降压变换器、升压变换器和降压升压变换器。在降压变换器中，在反馈环路的作用下，占空比被调节使输出电压维持在设计值附近，并且环路能够对输入电压改变和输出电流改变等情况进行自行调节。脉冲宽度调制（pulse width modulation，pwm）是开关变换器的控制方法之一，它包含电压模式（voltage-mode）控制与电流模式（current-mode）控制。峰值电流模控制作为一种典型的电流模控制方式，它具有快速瞬态响应、简单的过流保护方案等优点。但当电流模反馈环路占空比高于50%时，会发生次谐波振荡以及电感平均电流波动等现象最终会带来系统失控、抗电源干扰能力弱等问题。为避免上述现象，需要在采样电感电流上叠加斜坡补偿，在斜坡补偿技术中关键模块就是振荡器电路。


技术实现要素：

3.本发明的主要目的在于提供一种可编程振荡器电路及包括该可编程振荡器电路的电源管理芯片，以实现电源管理芯片的开关变换器控制过程对次谐波振荡进行稳定补偿。
4.为实现上述目的，本发明提供了一种可编程振荡器电路，所述可编程振荡器电路包括：用于提供稳定电平的运放钳位模块、以及与所述运放钳位模块的输出端连接的振荡频率调节模块和与所述振荡频率调节模块连接的振荡发生模块；所述振荡频率调节模块包括调节电阻、电流镜单元和充/放电单元，所述调节电阻连接在电流镜单元的输入支路上，所述电流镜单元的输出端与所述充/放电单元的输入端连接，所述充/放电单元的控制端与所述振荡发生模块连接；所述振荡发生模块包括比较器单元、振荡模式选择单元和振荡发生单元，所述比较器单元的输入端与所述充/放电单元的输入端连接，所述比较器单元的输出端经所述振荡模式选择单元与所述振荡发生单元连接，所述振荡发生单元的输出反馈端与所述充/放电单元的控制端连接；所述电流镜单元用于镜像输入支路的电流输出至所述充/放电单元，所述调节电阻用于控制电流镜单元输入支路的电流大小，从而控制所述充/放电单元的充电速度；所述振荡模式选择单元用于控制所述振荡发生单元的振荡模式，所述比较器单元采样所述充/放电单元的充/放电电压，并根据与基准电压的比较结果控制所述振荡发生单元的振荡频率。
5.可选的，所述充/放电单元包括第一电容、第一nmos管、第二电容和第二nmos管，所
述第一电容的正极和/或第二电容的正极作为所述充/放电单元的输入端，所述第一nmos管的栅极和第二nmos管的栅极作为所述充/放电单元的控制端；所述第一电容的正极与所述电流镜单元的输出端、所述第一nmos管的漏极连接，所述第一电容的负极和所述第一nmos管的源极连接并接地，所述第一nmos管的栅极与所述振荡发生单元的第一输出反馈端连接；所述第二电容的正极与固定电流偏置信号、所述第二nmos管的漏极连接，所述第二电容的负极和所述第二nmos管的源极连接并接地，所述第二nmos管的栅极与所述振荡发生单元的第二输出反馈端连接。
6.可选的，所述比较器单元包括第一比较器和第二比较器，所述第一比较器的同相输入端和所述第二比较器的同相输入端作为所述比较器单元的输入端，所述第一比较器的输出端和/或所述第二比较器的输出端作为所述比较器单元的输出端；所述第一比较器的同相输入端与所述第一电容的正极连接，所述第一比较器的反相输入端与基准电压信号连接，所述第一比较器的输出端所述振荡模式选择单元的一输入端连接，第一比较器的同相输入端与所述第一电容的正极连接，所述第一比较器的反相输入端与基准电压信号连接，所述第二比较器的输出端所述振荡发生单元的一输入端连接。
7.可选的，所述振荡发生单元包括rs锁存器、第一施密特反相器和第一反相器，所述rs锁存器的输入r端和输入s端作为所述振荡发生单元的输入端，所述第一施密特反相器的输出端和第一反相器的输出端作为所述振荡发生单元的输出端；所述rs锁存器的输入r端与所述振荡模式选择单元的输出端连接，所述rs锁存器的输入s端与所述第二比较器的输出端连接，所述rs锁存器的输出q端与所述第一施密特反相器的输入端连接，所述第一施密特反相器的输出端与所述第一nmos管的栅极、所述第一反相器的输入端连接，所述第一反相器的输出端与所述第二nmos管的栅极连接。
8.可选的，所述振荡器电路的振荡模式包括自振荡模式和外部时钟同步振荡模式，所述振荡器电路还包括外部时钟锁定单元，所述振荡模式选择单元包括或门，所述或门的一输入端与所述比较器单元的输出端连接，或门的另一输入端与外部时钟锁定单元的输出端连接；当所述外部时钟锁定单元输出逻辑信号“0”或“1”中的一者时，所述振荡器电路为自振荡模式，当所述外部时钟锁定单元的输出逻辑信号“0”或“1”中的另一者时，所述振荡器电路为外部时钟同步振荡模式。
9.可选的，所述振荡器电路还包括外部时钟电路和第三电容，当所述振荡器电路的振荡模式为外部时钟同步振荡模式时，所述外部时钟电路的输出端经第三电容耦合至所述运放钳位模块的输出端上。
10.可选的，所述外部时钟锁定单元包括第二施密特反相器、第二反相器和d触发器，所述第二施密特反相器的输入端与所述运放钳位模块的输出端连接，所述第二施密特反相器的输出端与所述第二反相器的输入端连接，所述第二反相器的输出端与所述d触发器的输入clk端连接，所述d触发器的输入d端与供电电源连接，所述d触发器的输入r端与所述振荡发生单元的一输出端连接，所述d触发器的输出q端与所述或门的另一输入端连接。
11.可选的，所述d触发器为上升沿触发。
12.可选的，所述外部时钟电路的振荡频率大于所述振荡器电路的自振荡频率。
13.为了解决上述的问题，本发明还提供了一种电源管理芯片，所述电源管理芯片包括如上任一项所述的可编程振荡器电路。
14.采用本发明实施例，具有如下有益效果：通过对本发明提供的可编程振荡器电路的实施，该电路的振荡模式有两种，包括自振荡模式和外部时钟同步振荡模式，本振荡器电路不仅可实现输出的振荡信号频率可编程调节，还具有外部时钟同步功能。通过采用外部挂接的调节电阻，对调节电阻的阻值进行调节，实现电流镜单元不同的输入电流，镜像至输出支路用于给充/放电单元进行充电，来实现充电速度的控制；不同的充电速度使得比较器单元所采样的充/放电电压与基准电压的比较结果所持续的时间不同，从而控制振荡发生单元输出高电平或者低电平的持续时间不同，最终实现对振荡发生单元振荡频率的调节。该振荡器电路生成的振荡时钟信号用于电源管理芯片的开关变换器控制过程对次谐波振荡进行稳定补偿。
附图说明
15.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
16.其中：图1为本发明实施例提供的可编程振荡器电路的一种结构框图；图2为本发明实施例提供的可编程振荡器电路的具体电路原理图；图3为本发明实施例提供的可编程振荡器电路的外部时钟锁定单元的具体电路原理图。
具体实施方式
17.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
18.以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
19.请参阅图1，为本发明实施例中可编程振荡器电路的结构示意图，该可编程振荡器电路主要由三大模块组成，分别是用于提供稳定电平的运放钳位模块100、以及与运放钳位模块100的输出端连接的振荡频率调节模块200和与振荡频率调节模块200连接的振荡发生模块300。本实施例的可编程振荡器电路用于电源管理芯片，芯片内部各集成电路模块的工作电压均处于低电压水平，本实施例的运放钳位模块100将电平钳位在2v左右作为振荡器起振的基准电平输出至振荡频率调节模块200。
20.具体地，该振荡频率调节模块200包括调节电阻r1、电流镜单元210和充/放电单元220，该振荡发生模块300包括比较器单元310、振荡模式选择单元320和振荡发生单元330，调节电阻r1连接在电流镜单元210的输入支路上，电流镜单元210的输出端与充/放电单元220的输入端连接，充/放电单元220的控制端与振荡发生模块300连接；比较器单元310的输
入端与充/放电单元220的输入端连接，比较器单元310的输出端经振荡模式选择单元320与振荡发生单元330连接，振荡发生单元330的输出反馈端与充/放电单元220的控制端连接。
21.该电流镜单元210用于镜像输入支路的电流输出至充/放电单元220，调节电阻r1用于控制电流镜单元210输入支路的电流大小，从而控制充/放电单元220的充电速度；振荡模式选择单元320用于控制振荡发生单元330的振荡模式，比较器单元310采样充/放电单元220的充/放电电压，并根据与基准电压的比较结果控制振荡发生单元330的振荡频率。
22.本实施例振荡调节单元采用外部挂接的调节电阻r1，该调节电阻r1的阻值可调节，电流镜单元210输入支路的电平恒定，通过挂接不同阻值的调节电阻r1实现电流镜单元210不同的输入电流，镜像至输出支路用于给充/放电单元220进行充电，来实现充电速度的控制；不同的充电速度使得比较器单元310所采样的充/放电电压与基准电压的比较结果所持续的时间不同，从而控制振荡发生单元330输出高电平或者低电平的持续时间不同，最终实现对振荡发生单元330振荡频率的调节。
23.本实施例中，振荡发生单元330的振荡模式有两种，包括自振荡模式和外部时钟同步振荡模式，振荡模式选择单元320根据实际需求选择振荡模式，通常，自振荡模式下生成的振荡信号用于为电源管理芯片的振荡器电路本身提供振荡时钟信号，而外部时钟同步振荡模式下生成的振荡信号用于给电源管理芯片其他模块提供振荡时钟信号。从而，本振荡器电路不仅可实现输出的振荡信号频率可编程调节，还具有外部时钟同步功能。
24.具体地，参考图2，充/放电单元220包括第一电容c1、第一nmos管mn1、第二电容c2和第二nmos管mn2，第一电容c1的正极和/或第二电容c2的正极作为充/放电单元220的输入端，第一nmos管mn1的栅极和第二nmos管mn2的栅极作为充/放电单元220的控制端；第一电容c1的正极与电流镜单元210的输出端、第一nmos管mn1的漏极连接，第一电容c1的负极和第一nmos管mn1的源极连接并接地，第一nmos管mn1的栅极与振荡发生单元330的第一输出反馈端clk连接；第二电容c2的正极与固定电流偏置信号、第二nmos管mn2的漏极连接，第二电容c2的负极和第二nmos管mn2的源极连接并接地，第二nmos管mn2的栅极与振荡发生单元330的第二输出反馈端clk_inv连接。
25.振荡发生单元330的第一输出反馈端clk和第二输出反馈端clk_inv的电平信号相反，即第一输出反馈端clk输出低电平时，第二输出反馈端clk_inv输出高电平；第一输出反馈端clk输出高电平时，第二输出反馈端clk_inv输出低电平。因此，当第一输出反馈端clk输出低电平且第二输出反馈端clk_inv输出高电平时，该第一nmos管mn1断开、第二nmos管mn2导通，则初始情况为电流镜单元210的输出端将镜像输入支路的电流对第一电容c1进行充电；直至第一输出反馈端clk和第二输出反馈端clk_inv的信号进行反转，第一输出反馈端clk输出高电平且第二输出反馈端clk_inv输出低电平后，则第一nmos管mn1导通、第二nmos管mn2断开，此时，第二电容c2被固定电流偏置信号输出的固定电流进行充电，第一电容c1经第一nmos管mn1与地连通形成放电回路，对地进行放电。当第一输出反馈端clk和第二输出反馈端clk_inv的信号进行再次反转时，第一输出反馈端clk输出低电平且第二输出反馈端clk_inv输出高电平后，则第一nmos管mn1断开、第二nmos管mn2导通，第一电容c1被电流镜单元210输出的电流进行再次充电，第二电容c2经第二nmos管mn2与地连通形成放电回路，对地进行放电；此时进行下一循环，从而振荡发生单元330产生的振荡信号反馈至充/放电单元220，对充/放电单元220的充放电过程进行控制，而振荡发生单元330的振荡信号
的频率本身又是有充/放电单元220的充电速度决定的，最终，该循环过程的频率均由调节电阻r1的阻值进行调节。
26.具体地，比较器单元310包括第一比较器comp1和第二比较器comp2，第一比较器comp1的同相输入端和第二比较器comp2的同相输入端作为比较器单元310的输入端，第一比较器comp1的输出端和/或第二比较器comp2的输出端作为比较器单元310的输出端；第一比较器comp1的同相输入端与第一电容c1的正极连接，第一比较器comp1的反相输入端与基准电压信号连接，第一比较器comp1的输出端振荡模式选择单元320的一输入端连接，第一比较器comp1的同相输入端与第一电容c1的正极连接，第一比较器comp1的反相输入端与基准电压信号连接，第二比较器comp2的输出端振荡发生单元330的一输入端连接。
27.在本实施例中，第一比较器comp1和第二比较器comp2的基准电压信号相同，也就是说第一比较器comp1和第二比较器comp2的比较基准相同。第一比较器comp1是通过采样第一电容c1上的电压值与基准电压信号进行比较，第二比较器comp2是通过采样第二电容c2上的电压值与基准电压信号进行比较，即采样第一电容c1或者第二电容c2上的充电电压多久能达到基准电压信号的大小来控制振荡发生单元330所产生的时钟振荡信号的频率。
28.具体地，振荡发生单元330包括rs锁存器rs_latch1、第一施密特反相器inv_s1和第一反相器inv1，rs锁存器rs_latch1的输入r端和输入s端作为振荡发生单元330的输入端，第一施密特反相器inv_s1的输出端和第一反相器inv1的输出端作为振荡发生单元330的输出端；rs锁存器rs_latch1的输入r端与振荡模式选择单元320的输出端连接，rs锁存器rs_latch1的输入s端与第二比较器comp2的输出端连接，rs锁存器rs_latch1的输出q端与第一施密特反相器inv_s1的输入端连接，第一施密特反相器inv_s1的输出端与第一nmos管mn1的栅极、第一反相器inv1的输入端连接，第一反相器inv1的输出端与第二nmos管mn2的栅极连接。
29.当初始状态时，第一电容c1充电至基准电压时，第一比较器comp1输出高电平，此时rs锁存器rs_latch1的r端为高电平、s端均为低电平，q端为置“0”状态，输出低电平。相应地，第一施密特反相器inv_s1的输出端输出高电平、第一反相器inv1的输出端输出低电平分别作用至第一nmos管mn1的栅极和第二nmos管mn2的栅极，则第二电容c2开始充电、第一电容c1开始放电，直至第二电容c2充电至基准电压，第二比较器comp2输出高电平时，当rs锁存器rs_latch1的r端、s端进行第一次电平转换分别变换为r端为低电平、s端为高电平时，则q端为置“1”状态，输出高电平。相应地，第一施密特反相器inv_s1的输出端输出低电平、第一反相器inv1的输出端输出高电平分别作用至第一nmos管mn1的栅极和第二nmos管mn2的栅极，第一电容c1进行充电、第二电容c2进行放电，从而进入下一循环过程。通过rs锁存器rs_latch1、第一施密特反相器inv_s1和第一反相器inv1构成的振荡发生单元330作用，使得振荡发生单元330形成稳定的振荡时钟信号输出。
30.具体地，振荡器电路还包括外部时钟锁定单元340，振荡模式选择单元320包括或门or1，或门or1的一输入端与比较器单元310的输出端连接，或门or1的另一输入端与外部时钟锁定单元340的输出端clk_out连接；当所述外部时钟锁定单元340输出逻辑信号“0”或“1”中的一者时，所述振荡器电路为自振荡模式，当所述外部时钟锁定单元340的输出逻辑信号“0”或“1”中的另一者时，所述振荡器电路为外部时钟同步振荡模式；本实施例中采用如下逻辑：当外部时钟锁定单元340输出逻辑信号“0”时，振荡器电路为自振荡模式，当外部
时钟锁定单元340的输出逻辑信号“1”时，振荡器电路为外部时钟同步振荡模式。
31.通过或门or1来实现振荡模式的选择，该振荡模式的选择是根据外部时钟锁定单元340的输出信号来决定的。通过本振荡器电路可根据实际应用场景来选择多种振荡模式，拓宽电源管理芯片的应用范围。
32.进一步地，参照图2及图3，振荡器电路还包括外部时钟电路和第三电容c1，当振荡器电路的振荡模式为外部时钟同步振荡模式时，外部时钟电路的输出端经第三电容c1耦合至运放钳位模块100的输出端上；外部时钟锁定单元340包括第二施密特反相器inv_s2、第二反相器inv2和d触发器dff1，第二施密特反相器inv_s2的输入端与运放钳位模块100的输出端连接，第二施密特反相器inv_s2的输出端与第二反相器inv2的输入端连接，第二反相器inv2的输出端与d触发器dff1的输入clk端连接，d触发器dff1的输入d端与供电电源连接，d触发器dff1的输入r端与振荡发生单元330的一输出端clk连接，d触发器dff1的输出q端与或门or1的另一输入端连接。
33.在本实施例中，d触发器dff1为上升沿触发，且外部时钟电路的振荡频率大于所述振荡器电路的自振荡频率。通过外部时钟锁定单元340，不仅可以实现对外部时钟同步振荡模式进行锁定，并且还可实现在同步振荡模式下，本振荡器电路所产生的振荡信号随外部时钟频率变化。
34.结合图2、图3，对本实施例振荡器电路的整体原理阐述如下：rt pin脚电压被运放作用而被钳位到2v，使用者可以通过在外部挂接调节电阻r1来控制电流镜单元210输入支路上的电流大小，通过电流镜镜像该输入支路电流给第一电容c1充电，即可通过调节电阻r1来设置给内部第一电容c1充电的速度。当第一电容c1被充电至2v时，第一比较器comp1输出逻辑信号“1”给后级电路，经过或门or1作用输出逻辑“1”信号给rs锁存器rs_latch1的r端，其中clk_out信号仅在时钟同步模式情况下为“1”，在自振荡模式下始终为“0”，rs锁存器rs_latch1q端输出逻辑信号“0”，经过第一施密特反相器inv_s1作用，输出clk信号，逻辑为“1”，经过第一反相器inv1输出clk信号的反相信号，clk_inv信号逻辑为“0”。此时由于第一nmos管mn1导通，第一电容c1将被放电至gnd，同时第二nmos管mn2关断，第二电容c2开始由一股固定电流开始充电，当第二电容c2上压降达到2v，第二比较器comp2输出逻辑信号“1”给rs锁存器rs_latch1s端，rs锁存器rs_latch1q端输出逻辑信号“1”，经过第一施密特反相器inv_s1作用，输出clk信号，逻辑为“0”，经过第一反相器inv1输出clk信号的反相信号，clk_inv信号逻辑为“1”。此时，第一nmos管mn1关断，第一电容c1将由rt端的调节电阻r1设置的电流开始充电，由于第二nmos管mn2导通，第二电容c2将被放电至gnd。自此重复之前的动作，得到clk方波信号，实现自振荡功能，rt pin脚上挂载的电阻阻值大小通过控制电流大小来改变第一电容c1的充电速度，第一电容c1的充电时间决定了clk信号的低电平时间，第二电容c2的充电时间决定clk信号高电平时间，由芯片内部固定电流大小控制。
35.当振荡器电路处于外部时钟同步模式下时，外部时钟方波信号通过第三电容c1耦合进入rt pin脚，rt pin脚电压在原有的被运放钳位至2v电平之上叠加进方波信号的幅度值。外部时钟信号的高电平时间不能够过长，防止rt pin脚上的电位在叠加进高电平信号后被运放作用调节回2v。rt pin脚信号通过第二施密特反向器inv_s2和第二反相器inv2inv2到达d触发器dff1的clk端，由于该d触发器dff1为上升沿触发，d触发器dff1q端输出clk_out信号，逻辑为“1”，通过或门or1作用，输出逻辑“1”给rs锁存器rs_latch1r端，rs
锁存器rs_latch1q端输出逻辑信号“0”，经过第一施密特反相器inv_s1inv_s2和第一反相器inv1inv1的作用，分别输出逻辑为“1”的clk信号和逻辑为“0”的clk_inv信号。此时第一电容c1被放电至gnd，第二电容c2开始充电，d触发器dff1r端接收逻辑为“1”的clk信号，q端输出逻辑信号“0”，此时或门or1输出逻辑“0”，释放rs锁存器rs_latch1。当第二电容c2上的压降达到2v时，经过逻辑电路作用，clk信号为“0”，clk_inv信号为“1”。此时第一电容c1开始充电，第二电容c2被放电至gnd。但在第一电容c1充电至2v之前，rt pin脚就会接收到外部时钟信号的下一个上升沿，因为先前已经规定外部时钟振荡频率大于内部自振荡频率，如此clk信号在外部时钟上升沿作用下变为逻辑“1”，如此便实现内部clk的振荡频率与外部时钟同步，实现外部时钟同步振荡功能。
36.进一步的，本技术还提供了一种电源管理芯片，该电源管理芯片包括上述实施例提供的可编程振荡器电路，通过该可编程振荡器电路可产生频率可调节的自振荡时钟信号或者可同步外部时钟信号的振荡时钟信号。
37.以上所述实施例仅表达了本技术的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本技术专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本技术构思的前提下，还可以做出若干变形和改进，这些都属于本技术的保护范围。因此，本技术专利的保护范围应以所附权利要求为准。