一种基于SiGe-BiCMOS工艺的共源共基放大器的制作方法

一种基于sige-bicmos工艺的共源共基放大器
技术领域
1.本发明属于无线通信技术领域，具体地说，涉及一种基于sige-bicmos工艺的共源共基放大器。


背景技术：

2.早在1957年h．kroemer博士已经提出了异质结双极型晶体管的概念，sige hbt bicmos工艺却出现得较晚。由于sige掩膜增长问题的限制，直到1987年第一个hbt才正式出现。1990年hbt性能已经超过了si bjt，峰值f
t
达到75ghz，是si bjt的两倍。1994年sige hbt工艺正式投入商业化生产。不久，整合了sige hbt技术和cmos技术的sige hbt bicmos技术于1995年出现。从那之后，sige hbt bicmos技术迅速发展，性能已经可以和同类最佳的ili-v族化合物相媲美。第三代sige技术加入了pnp晶体管，f
t
/f
max
达到了80／120ghz，而第四代的 sigehbt的f
t
/f
max
达到375／210ghz，这使得sige hbt bicmos技术的应用领域从各种模拟射频应用扩展到微波和毫米波领域。sige bicmos具有类似于
ⅲ‑ⅴ
族化合物的高性能，同时又具有集成度高、产量大和成本低的优点，从而使得将数字、模拟、射频和微波和毫米波模块集成在一起构成一个系统级芯片的设计方案成为可能。基于以上优点，sige hbt bicmos技术可以为下一代地面和空间通信、微波和毫米波应用提供所需要的高性能、高稳定性、小尺寸，重量轻和低成本的收发机。
3.低噪声放大器lna是无线通信系统接收链路的一个重要模块，它对信号电平进行放大，同时不恶化输入信号的信噪比。lna是接收链路的第一级放大模块，由级联系统的噪声公式可知，lna的噪声系数直接被加入到系统总的噪声系数当中。为了降低系统总的噪声系数，lna的噪声应该尽可能地低。增益也是lna的重要性能指标，lna在不降低信噪比的条件下应尽可能地提宽带，并保证线性度的要求。lna需要放大大信号而不引入失真，因此线性度是lna的另外一个重要性能指标。lna的设计在达到增益，线性度和噪声要求的同时，还必须在规定的最小功耗的范围内。lna和天线之间通常加入无源滤波器进行滤波，后端通常接入特定阻抗的负载，因此要求lna满足输入和输出匹配条件。
4.双极型lna是最早在集成电路中实现的lna。hbt晶体管由于具有功率密度大、增益高、相位噪声低、线性度好、单电源工作等特点在射频集成电路特别是射频前端中得到了广泛的应用，但hbt晶体管噪声系数随着工作频率增加呈现快速增长趋势，而mos晶体管噪声系数随工作频率增加增长较为平缓，所以hbt晶体管不适合应用于对噪声系数有着严格要求的应用场景。近几年来sige bicmos技术已经允许将hbt晶体管和cmos晶体管集成在单个芯片上。


技术实现要素：

5.本发明针对现有技术的上述缺陷和需求，提出了一种基于sige-bicmos工艺的共源共基放大器，本发明包括输入匹配单元、输出阻抗匹配单元、第一级、第二级、第三级、第四级差分共源共基单元；与四级单端结构的低噪声放大器相比，本发明具有更好的抗噪声
能力，并且在较低的频率下获得了更高的增益，在较高频率下获得了更低的噪声系数；与五级差分结构的低噪声放大器相比，本发明具有更强的稳定性；基于区别于现行通用的gaas、cmos工艺的sige bicmos工艺，sige bicmos产品具有更低的功耗、更小的体积和更高的集成度，而且可以和其他电路集成在一起，同时sige bicmos工艺的发展也使得这种电路实现更加可行，电路成本更低。
6.本发明具体实现内容如下：本发明提出了一种基于sige-bicmos工艺的共源共基放大器，包括采用四级差分放大结构级联，依次连接的输入匹配单元、第一级差分共源共基单元、第二级差分共源共基单元、第三级差分共源共基单元、第四级差分共源共基单元、输出阻抗匹配单元；所述第一级差分共源共基单元、第二级差分共源共基单元、第三级差分共源共基单元、第四级差分共源共基单元结构都包括输入匹配网络和差分放大电路；所述差分放大电路中设置有基于sige-bicmos工艺的hbt晶体管和mos晶体管；所述第一级差分共源共基单元的输入匹配网络与输入匹配短线和第一级差分共源共基单元的差分放大电路连接；第一级差分共源共基单元、第二级差分共源共基单元、第三级差分共源共基单元、第四级差分共源共基单元之间，由上一级的差分放大单元的差分放大电路与下一级的差分放大单元的输入匹配单元之间进行连接；所述第四级差分共源共基单元的差分放大电路与所述输出阻抗匹配单元连接。
7.为了更好地实现本发明，进一步地，所述第一级差分共源共基单元的差分放大电路包括hbt晶体管b1b、hbt晶体管b2b、mos晶体管m1b、mos晶体管m2b、mos晶体管m3b、mos晶体管m4b、mos晶体管m5b、mos晶体管m6b、电容c1b、电容c2b、电容c3b、电容c5b、电容c7b、电容c8b、电阻r1b、电阻r2b、电阻r3b、电阻r4b、电阻r5b、电阻r6b、电阻r7b、电阻r8b、电阻r9b、电阻r10b、电阻r11b、传输负载tl1b、传输负载tl2b；所述hbt晶体管b1b的发射极与mos晶体管m1b的漏极连接，基极与接地的电容c1b连接，集电级与接地的电容c7b连接；所述hbt晶体管b2b的发射极与mos晶体管m4b的漏极连接，基极与接地的电容c2b连接，集电级与电容c8b连接；所述mos晶体管m1b的源级与mos晶体管m4b的源级连接，栅极与mos晶体管m2b的源极连接；所述mos晶体管m2b漏极与电阻r3b连接，栅极与输入匹配单元连接；所述mos晶体管m3b的栅极通过电阻r5b与mos晶体管m1b的栅极连接，漏极与mos晶体管m2b的栅极连接，源极接地；所述mos晶体管m4b的栅极与mos晶体管m5b的源极连接；所述mos晶体管m5b漏极与电阻r7b连接，栅极与输入匹配单元连接；所述mos晶体管m6b的栅极通过电阻r9b与mos晶体管m4b的栅极连接，漏极与mos晶体管m5b的栅极连接，源极接地；所述电阻r1b一端与hbt晶体管b1b的基极连接，另一端与电源连接；所述电阻r2b一端与hbt晶体管b2b的基极连接，另一端与电源连接；所述传输负载tl1b一端hbt晶体管b1b的集电极连接，另一端与电源连接；所述传输负载tl2b一端hbt晶体管b2b的集电极连接，另一端与电源连接；
所述电阻r6b一端与mos管m3b的漏极连接，另一端与电源连接；所述电阻r4b一端与mos管m2b的源极连接，另一端与地连接；所述电阻r10b一端与mos管m6b的漏极连接，另一端与电源连接；所述电阻r8b一端与mos管m5b的源极连接，另一端与地连接；所述电阻r11b一端搭接在mos管m1b的源极和mos管m4b的源极之间，另一端与地连接；所述电容c3b一端搭接在mos管m3b的栅极与电阻r5b之间，另一端接地；所述电容c5b一端搭接在mos管m6b的栅极与电阻r9b之间，另一端接地。
8.为了更好地实现本发明，进一步地，所述第一级差分共源共基单元的输入匹配单元包括传输线tl5b、传输线tl6b、电容c4b、电容c6b；所述输入匹配短线包括输入匹配短线tl3b和输入匹配短线tl4b；所述传输线tl6b的一端与输入匹配短线tl4b连接，另一端与电容c6b连接；电容c6b的另一端与第一级差分共源共基单元的mos晶体管m5b栅极连接；所述输入匹配短线tl5b的一端与输入匹配短线tl3b连接，另一端与电容c4b连接；电容c4b的另一端与第一级差分共源共基单元的mos晶体管m2b栅极连接。
9.为了更好地实现本发明，进一步地，所述第二级差分共源共基单元的输入匹配单元和差分放大电路的结构与所述第一级差分共源共基单元的输入匹配单元和差分放大电路对应结构一致；所述第一级差分共源共基单元的电容c7b与所述第二级差分共源共基单元的输入匹配单元的输入匹配短线tl3b连接；所述第一级差分共源共基单元的电容c8b与所述第二级差分共源共基单元的输入匹配单元的输入匹配短线tl4b连接；所述第二级差分共源共基单元的电容c7b和电容c8b分别与第三级差分共源共基单元的输入匹配单元连接。
10.为了更好地实现本发明，进一步地，所述第三级差分共源共基单元的输入匹配单元和差分放大电路的结构与第一级差分共源共基单元以及第二级差分共源共基单元的输入匹配单元和差分放大电路的结构对应一致；所述第二级差分共源共基单元的电容c7b与所述第三级差分共源共基单元的输入匹配单元的输入匹配短线tl3b连接；所述第二级差分共源共基单元的电容c8b与所述第三级差分共源共基单元的输入匹配单元的输入匹配短线tl4b连接；所述第三级差分共源共基单元的电容c7b和电容c8b分别与第四级差分共源共基单元的输入匹配单元连接。
11.为了更好地实现本发明，进一步地，所述第四差分放大单元的输入匹配单元和差分放大电路的结构与第一级差分共源共基单元、第二级差分共源共基单元以及第三级差分共源共基单元的输入匹配单元和差分放大电路的结构对应一致；所述第三级差分共源共基单元的电容c7b与所述第四级差分共源共基单元的输入匹配单元的输入匹配短线tl3b连接；所述第三级差分共源共基单元的电容c8b与所述第四级差分共源共基单元的输入
匹配单元的输入匹配短线tl4b连接；所述第四级差分共源共基单元的电容c7b和电容c8b为所述基于sige-bicmos工艺的低噪声宽带差分放大器的两个输出端且分别连接输出阻抗匹配单元。
12.为了更好地实现本发明，更进一步地，所述输出阻抗匹配单元包括电容c9b和电容c10b；所述电容c9b一端与射频输出信号out1b+连接，另一端与地连接；所述电容c10b一端与射频输出信号out1b-连接，另一端与地连接。
13.本发明与现有技术相比具有以下优点及有益效果：（1）本发明设置的共源共基结构，减小了器件的密勒效应，有效地扩展了工作频带；（2）本发明通过在输入级采用复合晶体管结构，提高了电路的功率增益；（3）本发明通过在输入级采用mos晶体管，相比hbt晶体管，在较高频率下获得了更低的噪声系数；（4）本发明基于sige bicmos工艺，sige异质结双极型晶体管利用能带工程显著提高了si双极结型晶体管的性能，同时保持与常用的si互补金属氧化物半导体工艺的完全兼容，因此出现了双极互补金属氧化物半导体技术。ge具有比si更小的能带间隙，在中性的si基极中掺入ge可以生成sige合金。si中每掺入10％的ge，能带间隙大约降低75mev。sige hbt相对于传统的si bjt性能有了很大的提升；（5）本发明基于区别于现行通用的gaas、cmos工艺的sige bicmos工艺，本发明采用sige bicmos工艺的产品具有更低的功耗、更小的体积和更高的集成度，而且可以和其他电路集成在一起，同时sige bicmos工艺的发展也使得这种电路实现更加可行，电路成本更低；（6）本发明与四级单端结构的低噪声放大器相比，具有更好的抗噪声能力，并且可以在较低的频率下获得更高的增益；（7）本发明与五级差分结构的低噪声放大器相比，具有更强的稳定性。
附图说明
14.图1为传统差分放大器电路原理图；图2为本发明提出的基于sige-bicmos工艺的低噪声宽带差分放大器电路原理图；图3为本发明与传统差分放大器噪声系数对比示意图。
具体实施方式
15.为了更清楚地说明本发明实施例的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，应当理解，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例，因此不应被看作是对保护范围的限定。基于本发明中的实施例，本领域普通技术工作人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
16.在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“设置”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可
以是机械连接，也可以是电连接；也可以是直接相连，也可以是通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
17.实施例1：本实施例提出一种基于sige-bicmos工艺的共源共基放大器，如图2所示，包括采用四级差分放大结构级联，依次连接的输入匹配单元、第一级差分共源共基单元、第二级差分共源共基单元、第三级差分共源共基单元、第四级差分共源共基单元、输出阻抗匹配单元；所述第一级差分共源共基单元、第二级差分共源共基单元、第三级差分共源共基单元、第四级差分共源共基单元结构都包括输入匹配网络和差分放大电路；所述差分放大电路中设置有基于sige-bicmos工艺的hbt晶体管和mos晶体管；所述第一级差分共源共基单元的输入匹配网络与输入匹配短线和第一级差分共源共基单元的差分放大电路连接；第一级差分共源共基单元、第二级差分共源共基单元、第三级差分共源共基单元、第四级差分共源共基单元之间，由上一级的差分放大单元的差分放大电路与下一级的差分放大单元的输入匹配单元之间进行连接；所述第四级差分共源共基单元的差分放大电路与所述输出阻抗匹配单元连接。
18.实施例2：本实施例在上述实施例1的基础上，如图2所示，为了更好地实现本发明，进一步地，所述第一级差分共源共基单元的差分放大电路包括hbt晶体管b1b、hbt晶体管b2b、mos晶体管m1b、mos晶体管m2b、mos晶体管m3b、mos晶体管m4b、mos晶体管m5b、mos晶体管m6b、电容c1b、电容c2b、电容c3b、电容c5b、电容c7b、电容c8b、电阻r1b、电阻r2b、电阻r3b、电阻r4b、电阻r5b、电阻r6b、电阻r7b、电阻r8b、电阻r9b、电阻r10b、电阻r11b、传输负载tl1b、传输负载tl2b；所述hbt晶体管b1b发射极和mos晶体管m1b漏极连接，hbt晶体管b1b基极与电容c1b第一端、电阻r1b第一端连接，hbt晶体管b1b集电级与传输负载tl1b第一端、电容c7b第一端连接在一起，hbt晶体管b2b发射极和mos晶体管m4b漏极连接，hbt晶体管b2b基极与电容c2b第一端、电阻r2b第一端连接在一起，hbt晶体管b2b集电级与传输负载tl2b第一端、电容c8b第一端连接在一起，传输负载tl1b第二端、传输负载tl2b第二端、电阻r1b第二端和电阻r2b第二端与电源vcc1b连接，mos晶体管m1b源级、mos晶体管m4b源级与电阻r11b第一端连接在一起，电阻r11b第二端与地连接，mos晶体管m1b栅极与mos晶体管m2b源极、电阻r4b第一端、电阻r5b第一端连接在一起，电阻r4b第二端与地连接，电阻r5b第二端与mos晶体管m3b栅极、电容c3b第一端连接在一起，电容c3b第二端与地连接，mos晶体管m3b源极与地连接，mos晶体管m3b漏极与第一级差分共源共基单元的输入匹配单元、电阻r6b第一端和mos晶体管m2b栅极连接在一起，mos晶体管m2b漏极与电阻r6b第一端连接，电阻r6b第二端和电阻r3b第二端与电源vcc1b连接，mos晶体管m3b栅极与mos晶体管m5b源极、电阻r8b第一端、电阻r9b第一端连接在一起，电阻r8b第二端与地连接，电阻r9b第二端与mos晶体管m6b栅极、电容c5b第一端连接在一起，电容c5b第二端与地连接，mos晶体管m6b源极与地连接，mos晶体管m6b漏极与第一级差分共源共基单元的输入匹配单元、电阻r10b第一端和mos晶体管m5b栅极连接在一起，mos晶体管m5b漏极与电阻r7b第一端连接，电阻r7b第二端和电阻r10b
第二端与电源vcc1b连接。
19.所述电容c7b第二端第二级差分放大电路的输入匹配短线连接；所述电容c8b第二端第二级差分放大电路的输入匹配短线连接。
20.进一步地，所述第一级差分共源共基单元的输入匹配单元包括传输线tl5b、传输线tl6b、电容c4b、电容c6b；所述输入匹配短线包括输入匹配短线tl3b和输入匹配短线tl4b；所述传输线tl6b第一端和输入匹配短线tl4b第一端连接，传输线tl6b第二端和电容c6b第一端连接；电容c6b第二端与第一级差分共源共基单元的mos晶体管m5b栅极连接，输入匹配短线tl4b第二端与输入信号in1b-连接；所述传输线tl5b第一端和输入匹配短线tl3b第一端连接，传输线tl5b第二端和电容c4b第一端连接；电容c4b第二端与第一级差分共源共基单元的mos晶体管m2b栅极连接，输入匹配短线tl3b第二端与输入信号in1b+连接。
21.工作原理：如图1所示为传统的差分放大器电路原理图，本实施例在传统的差分放大器的基础上进行了改进，通过在传统的差分放大器的基础上设置mos晶体管m2b、mos晶体管m3b、mos晶体管m5b、mos晶体管m6b、电容c3b、电容c5b、电阻r3b、电阻r4b、电阻r5b、电阻r6b、电阻r7b、电阻r8b、电阻r9b、电阻r10b；因第二级差分共源共基单元、第三级差分共源共基单元、第四级差分共源共基单元均与第一级差分共源共基单元结构一致，其作用均为放大来自于前一单元电路的信号，所以以第一级差分共源共基单元为例来说明电路工作原理：第一级差分共源共基单元包括输入匹配单元和差分放大电路，其中差分放大电路起放大作用。差分放大电路中hbt晶体管b1b、hbt晶体管b2b、mos晶体管m1b、mos晶体管m2b、mos晶体管m4b、mos晶体管m5b构成差分放大电路的核心，mos晶体管m1b、mos晶体管m2b构成的复合晶体管与mos晶体管m4b、mos晶体管m5b构成的复合晶体管共同形成一个差分输入对，过滤了共模信号，从而减小了电路中的噪声，并且差分输入对放大了两个晶体管的输入射频信号，差分放大单元实现了过滤噪声，放大输入射频信号的作用，mos晶体管m3b作为镜像晶体管为mos晶体管m1b提供偏置，mos晶体管m6b作为镜像晶体管为mos晶体管m5b提供偏置，hbt晶体管b1b与mos晶体管m1b构成共源共基结构，hbt晶体管b2b与mos晶体管m4b构成共源共基结构，共源共基结构减小了器件的密勒效应，从而更容易实现放大器的宽带工作。后续第二级差分共源共基单元、第三级差分共源共基单元、第四级差分共源共基单元对前一级输出信号依次放大，从而实现了低噪放大。
22.如图3所示为本发明与传统差分放大器噪声系数对比示意图。
○
为传统差分放大器噪声系数与频率之间的关系曲线，
△
为本发明噪声系数与频率之间的关系曲线。从图3可以看出，本发明提供的一种基于sige-bicmos工艺的共源共基放大器与传统差分放大器相比较，不仅可以实现宽频段正常工作，还因为mos晶体管的采用，在高频段得到更好的噪声系数，从而相较于传统差分放大器，可以得到更好的噪声系数曲线。
23.本实施例的其他部分与上述实施例1相同，故不再赘述。
24.实施例3：本实施例在上述实施例1-2任一项的基础上，如图2所示，所述第一级差分共源共基单元、第二级差分共源共基单元、第三级差分共源共基单元、第四级差分共源共基单元的结构一致；
所述第二级差分共源共基单元的输入匹配单元和差分放大电路的结构与所述第一级差分共源共基单元的输入匹配单元和差分放大电路对应结构一致；所述第一级差分共源共基单元的电容c7b第二端与所述第二级差分共源共基单元的输入匹配单元的输入匹配短线tl3b连接；所述第一级差分共源共基单元的电容c8b第二端与所述第二级差分共源共基单元的输入匹配单元的输入匹配短线tl4b连接；所述第二级差分共源共基单元的电容c7b第二端和电容c8b第二端分别与第三级差分共源共基单元的输入匹配单元连接。
25.所述第三级差分共源共基单元的输入匹配单元和差分放大电路的结构与第一级差分共源共基单元以及第二级差分共源共基单元的输入匹配单元和差分放大电路的结构对应一致；所述第二级差分共源共基单元的电容c7b第二端与所述第三级差分共源共基单元的输入匹配单元的输入匹配短线tl3b连接；所述第二级差分共源共基单元的电容c8b第二端与所述第三级差分共源共基单元的输入匹配单元的输入匹配短线tl4b连接；所述第三级差分共源共基单元的电容c7b第二端和电容c8b第二端分别与第四级差分共源共基单元的输入匹配单元连接。
26.进一步地，所述第四差分放大单元的输入匹配单元和差分放大电路的结构与第一级差分共源共基单元、第二级差分共源共基单元以及第三级差分共源共基单元的输入匹配单元和差分放大电路的结构对应一致；所述第三级差分共源共基单元的电容c7b第二端与所述第四级差分共源共基单元的输入匹配单元的输入匹配短线tl3b连接；所述第三级差分共源共基单元的电容c8b第二端与所述第四级差分共源共基单元的输入匹配单元的输入匹配短线tl4b连接；所述第四级差分共源共基单元的电容c7b第二端和电容c8b第二端为所述基于sige-bicmos工艺的低噪声宽带差分放大器的两个输出端且分别连接输出阻抗匹配单元。
27.本实施例的其他部分与上述实施例1-2任一项相同，故不再赘述。
28.实施例4：本实施例在上述实施例1-3任一项的基础上，为了更好地实现本发明，进一步地，所述输出阻抗匹配单元包括电容c9b和电容c10b；电容c9b第一端与射频输出信号out1b+、第四级差分共源共基单元的电容c7b第二端连接在一起，电容c9b第二端与地连接；电容c10b第一端与射频输出信号out1b-、第四级差分共源共基单元的电容c8b第二端连接在一起，电容c10b第二端与地连接。
29.本实施例的其他部分与上述实施例1-3任一项相同，故不再赘述。
30.以上所述，仅是本发明的较佳实施例，并非对本发明做任何形式上的限制，凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化，均落入本发明的保护范围之内。