时钟校准电路、装置及方法与流程

1.本技术涉及时钟电路技术领域，特别是涉及提供一种时钟校准电路、装置及方法。


背景技术：

2.为保证电子设备的正常工作，常常需要在内部设置时钟电路，以提供时钟信号。
3.时钟电路中通常设置有晶振或振荡器，由于其工作特性，输出的时钟信号的实际频率与标称频率存在一些偏差，因此需要对其进行校准。现有的校准方式是基于外部标准参考信号对时钟信号的每个时钟周期进行校准，然后经分频处理后得到目标时钟信号，然而该方式对参考信号的精度要求较高，因此对提供参考信号的外部标准授时系统的输入要求也较高。


技术实现要素：

4.本技术提供一种时钟校准电路，其特征在于，应用于时钟电路，所述时钟电路用于提供时钟信号，所述时钟校准电路包括：
5.分频模块，用于与所述时钟电路连接，用于以检测周期为分频系数对所述时钟信号进行分频处理，得到分频信号；
6.检测模块，用于与所述时钟电路连接，并与所述分频模块连接，用于:
7.在仅存在一个参考时钟信号的有效边沿，且距离所述检测周期检测终止时刻第一预设时长的时间范围内，以所述时钟信号对所述参考时钟信号的有效边沿进行检测，得到检测结果；根据所述检测结果确定下一所述检测周期的脉冲校准数量、检测起始时刻和分频起始时刻，以及对下一所述检测周期的所述分频信号进行修正；
8.校准模块，用于与所述时钟电路连接，并与所述检测模块连接，用于根据所述检测周期、所述时钟信号、校准周期和所述脉冲校准数量对待输出的所述校准周期内的所述时钟信号进行脉冲校准。
9.在其中一个实施例中，所述检测模块还用于：
10.根据所述检测周期和所述第一预设时长生成窗口检测信号，其中所述窗口检测信号的有效脉冲对应一个所述参考时钟信号的有效边沿，且所述窗口检测信号的有效脉冲的两端分别与所述检测终止时刻相差所述第一预设时长；
11.基于所述窗口检测信号，以所述时钟信号对所述参考时钟信号的有效边沿进行检测，得到所述检测结果。
12.在其中一个实施例中，所述检测结果包括截止到所述检测终止时刻检测到所述参考时钟信号的有效边沿的情况，以及检测到所述有效边沿的检测时刻与所述检测终止时刻之间的时长信息；所述时长信息被表征为第一数量的时钟周期；所述脉冲校准数量包括加脉冲数量；所述检测模块还用于若在所述检测终止时刻之前检测到所述有效边沿，则：
13.以所述第一数量作为所述加脉冲数量；
14.以所述检测时刻作为所述检测起始时刻和所述分频起始时刻；
15.调整所述分频信号的有效脉冲，以使所述分频信号的有效脉冲产生在所述检测时刻；
16.其中，所述加脉冲数量用于指示增加脉冲的数量。
17.在其中一个实施例中，所述第一预设时长为第二数量的所述时钟信号的时钟周期，所述检测模块还用于：
18.在所述窗口检测信号的有效脉冲生成时刻，以所述第二数量作为初始值进行所述时钟信号的时钟周期的递减计数，直至在所述检测终止时刻之前检测到所述有效边沿，以计数结束时的所述第二数量作为所述第一数量。
19.在其中一个实施例中，所述脉冲校准数量还包括减脉冲数量，所述检测模块还用于若截止到所述检测终止时刻仍未检测到所述有效边沿，则：
20.以所述第一数量作为所述减脉冲数量；其中，所述减脉冲数量用于指示减少脉冲的数量；
21.以所述检测时刻作为所述检测起始时刻和所述分频起始时刻；
22.维持所述分频信号。
23.在其中一个实施例中，所述检测模块还用于：
24.若截止到所述检测终止时刻仍未检测到所述有效边沿，则以0作为初始值进行所述时钟信号时钟周期的递增计数，得到计数值，直至检测到所述有效边沿，以计数结束时的所述计数值作为所述第一数量。
25.在其中一个实施例中，所述校准模块包括：
26.生成控制单元，与所述检测模块连接，用于根据所述检测周期和所述校准周期校正所述加脉冲数量，并根据所述校准周期和校正后的所述加脉冲数量生成加脉冲使能信号；
27.脉冲补偿单元，分别与所述生成控制单元和所述时钟电路连接，用于根据所述时钟信号和所述加脉冲使能信号增加待输出的所述校准周期内的所述时钟信号的脉冲。
28.在其中一个实施例中，所述生成控制单元还用于：
29.若所述检测周期等于所述校准周期，则维持所述加脉冲数量不变；
30.若所述检测周期大于所述校准周期，则以[n(t1/t2)]作为校正后的所述加脉冲数量；
[0031]
若所述检测周期小于所述校准周期，则以n(t1/t2)作为校正后的所述加脉冲数量；
[0032]
其中，[]表示向下取整，n为校正前的所述加脉冲数量，t1为所述校准周期，t2为所述检测周期。
[0033]
在其中一个实施例中，所述校准周期被表征为2n个所述时钟信号的时钟周期，校正后的所述加脉冲数量被表征为：
[0034][0035]
其中，a为校正后的所述加脉冲数量，ai的值为0或1，i、m和n为自然数，且m小于n；
[0036]
所述生成控制单元还用于：
[0037]
若ai的值为1，则在各轮分割中，设置分割点以将前分割点对所述校准周期划分形
成的区间一分为二，并以分割点所在时刻作为第一触发时刻，直到得到2i个所述第一触发时刻，所述前分割点为在当前轮分割之前设置的分割点；
[0038]
基于所述第一触发时刻，产生宽度为所述时钟信号的一个时钟周期的脉冲，得到所述加脉冲使能信号。
[0039]
在其中一个实施例中，所述生成控制单元还用于：
[0040]
在所述第一触发时刻延迟第二预设时长后，产生宽度为所述时钟信号的一个时钟周期的脉冲，得到所述加脉冲使能信号；其中，所述第二预设时长为所述时钟周期的整数倍。
[0041]
在其中一个实施例中，当所述脉冲校准数量还包括减脉冲数量时；
[0042]
所述生成控制单元还用于根据所述检测周期和所述校准周期校正所述减脉冲数量，并根据所述校准周期和校正后的所述减脉冲数量生成减脉冲使能信号；
[0043]
所述脉冲补偿单元还用于根据所述时钟信号和所述减脉冲使能信号减少待输出的所述校准周期内的所述时钟信号的脉冲。
[0044]
在其中一个实施例中，所述生成控制单元还用于：
[0045]
若所述检测周期等于所述校准周期，则维持所述减脉冲数量不变；
[0046]
若所述检测周期大于所述校准周期，则以[m(t1/t2)]作为校正后的所述减脉冲数量；
[0047]
若所述检测周期小于所述校准周期，则以m(t1/t2)作为校正后的所述减脉冲数量；
[0048]
其中，[]表示向下取整，m为校正前的所述减脉冲数量，t1为所述校准周期，t2为所述检测周期。
[0049]
在其中一个实施例中，所述校准周期被表征为2n个所述时钟信号的时钟周期，校正后的所述减脉冲数量被表征为：
[0050][0051]
其中，d为校正后的所述减脉冲数量，dj的值为0或1，j、p和n为自然数，且p小于n；
[0052]
所述生成控制单元还用于：
[0053]
若dj的值为1，则在各轮分割中，设置分割点以将前分割点对所述校准周期划分形成的区间一分为二，并以所述分割点所在时刻作为第二触发时刻，直到得到2j个所述第二触发时刻，所述前分割点为在当前轮分割之前设置的分割点；
[0054]
在各所述第二触发时刻产生宽度为所述时钟信号的一个时钟周期的脉冲，得到所述减脉冲使能信号。
[0055]
在其中一个实施例中，所述脉冲补偿单元包括：第一非门、第二非门、第三非门、第一触发器、第二触发器、第三触发器、与门、与非门、或门、缓冲电路及二路选择器；
[0056]
其中，所述第一非门的输入端与所述生成控制单元连接，所述第二非门的输入端用于与所述时钟电路连接；
[0057]
所述第一触发器的输入端与所述第一非门的输出端连接，所述第一触发器的时钟端与所述第二非门的输出端连接，所述第一触发器的输出端与所述与门的第一输入端连接；
[0058]
所述与门的第二输入端与所述时钟电路连接，所述与门的输出端与所述二路选择器的第一输入端连接；
[0059]
所述第二触发器的输入端与所述生成控制单元连接，所述第二触发器的输出端分别与所述第三触发器的输入端和所述与非门的第一输入端连接；
[0060]
所述第三非门的输入端和所述第三触发器的时钟端分别与所述时钟电路连接，所述第三非门的输出端分别与所述或门的第一输入端和所述第二触发器的时钟端连接；
[0061]
所述第三触发器的输出端与所述与非门的第二输入端连接，所述与非门的输出端分别与所述或门的第二输入端和所述缓冲电路的输入端连接；
[0062]
所述缓冲电路的输出端与所述二路选择器的控制端连接，所述或门的输出端与所述二路选择器的第二输入端连接。
[0063]
一种时钟校准装置，所述装置包括：
[0064]
时钟电路；
[0065]
以及上述任一所述的时钟校准电路。
[0066]
一种时钟校准方法，应用于时钟电路，所述时钟电路用于提供时钟信号，所述时钟校准方法包括：
[0067]
以检测周期为分频系数对所述时钟信号进行分频处理，以输出分频信号；
[0068]
在仅存在一个参考时钟信号的有效边沿，且距离所述检测周期检测终止时刻第一预设时长的时间范围内，以所述时钟信号对所述参考时钟信号的有效边沿进行检测，得到检测结果；
[0069]
根据所述检测结果确定下一所述检测周期的脉冲校准数量、检测起始时刻和分频起始时刻，以及对下一所述检测周期的所述分频信号进行修正；
[0070]
根据所述检测周期、所述时钟信号、校准周期和所述脉冲校准数量对待输出的所述校准周期内的所述时钟信号进行脉冲校准。
[0071]
上述时钟校准电路仅需以检测周期为分频系数对时钟信号进行分频处理，以使得到的分频信号的有效脉冲产生在检测终止时刻，然后在检测终止时刻附近，即分频信号有效脉冲产生时刻附近检测参考时钟信号的有效边沿，得到检测结果，进而根据检测结果确定下一检测周期的脉冲校准数量、检测起始时刻和分频起始时刻，以及对下一检测周期的分频信号进行修正，最终结合校准模块根据检测周期、时钟信号、校准周期和脉冲校准数量对待输出的校准周期内的时钟信号进行脉冲校准，从而实现待输出的分频信号的有效边沿向参考时钟信号的有效边沿靠齐，相比于采用标准参考信号对时钟信号每个时钟周期都进行校准，本方案仅需对分频信号进行边沿校准，如此通过消除累计误差来提高分频信号的精度，该方式对外部标准授时系统的输入要求较低，适合长时间校准或无人值守的场景。
附图说明
[0072]
图1为本技术一实施例的时钟校准电路的结构框图；
[0073]
图2为本技术一实施例的时钟校准电路各信号的时序图；
[0074]
图3为本技术另一实施例的时钟校准电路各信号的时序图；
[0075]
图4为本技术时钟校准电路采样结果示意图；
[0076]
图5为本技术另一实施例的时钟校准电路各信号的时序图；
[0077]
图6为本技术另一实施例的时钟校准电路的结构框图；
[0078]
图7为本技术一实施例的脉冲补偿单元的电路结构图；
[0079]
图8为本技术另一实施例的时钟校准电路各信号的时序图；
[0080]
图9为为本技术一实施例的时钟校准方法的流程示意图。
具体实施方式
[0081]
应当理解，此处所描述的具体实施例仅仅用以解释本技术，并不用于限定本技术。
[0082]
下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术的一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
[0083]
需要说明，本技术实施例中所有方向性指示(诸如上、下、左、右、前、后
……
)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变，所述的连接可以是直接连接，也可以是间接连接。
[0084]
另外，在本技术中如涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本技术要求的保护范围之内。
[0085]
图1为一实施例的时钟校准电路的结构示意图，时钟校准电路应用于时钟电路，时钟电路用于提供时钟信号。如图1所示，时钟校准电路包括分频模块101、检测模块102和校准模块103。分频模块101用于与时钟电路100连接，用于以检测周期为分频系数对时钟信号进行分频处理，得到分频信号；检测模块102用于与时钟电路100连接，并与分频模块101连接，用于在仅存在一个参考时钟信号的有效边沿，且距离检测周期检测终止时刻第一预设时长的时间范围内，以时钟信号对参考时钟信号的有效边沿进行检测，得到检测结果；根据检测结果确定下一检测周期的脉冲校准数量、检测起始时刻和分频起始时刻，以及对下一所述检测周期的分频信号进行修正；校准模块103用于与时钟电路100连接，并与检测模块102连接，用于根据检测周期、时钟信号、校准周期和脉冲校准数量对待输出的校准周期内的时钟信号进行脉冲校准。
[0086]
分频模块101以检测周期为分频系数对时钟信号进行分频处理，可使得经分频处理后得到的分频信号的有效脉冲产生在检测周期检测终止时刻。其中，检测周期可人为预设，其可为时钟信号的时钟周期的整数倍，通常为使得分频处理后能够得到日历时钟，可根据日历时钟确定检测周期。
[0087]
参考时钟信号可为外部参考时钟提供给检测模块102，检测模块102在进行参考时钟信号的有效边沿检测时，检测的时间范围内仅存在一个参考时钟的有效边沿，且与检测周期的检测终止时刻相距第一预设时长。其中，该时间范围与检测周期的检测终止时刻相距第一预设时长，可为形成该时间范围的两个边界时刻分别与检测周期的检测终止时刻相
距第一预设时长，即检测周期的检测终止时刻可位于该时间范围的中点。如图2所示，以tf作为检测周期检测终止时刻，时刻t1和时刻t2形成时间范围仅存在一个参考时钟信号的有效边沿，其位于时刻t
x
，时刻t1和时刻t2分别与检测周期检测终止时刻tf相距第一预设时长l1。其中，第一预设时长l1可根据时钟信号与参考时钟信号的频率偏差进行设置，其不超过一个检测周期。
[0088]
以时钟信号对参考时钟信号的有效边沿进行检测，可为以时钟信号的有效脉冲对参考时钟信号的有效边沿进行检测，当检测到参考时钟信号由第一电平变为第二电平，则表明检测到参考时钟信号的有效边沿。参考图2，设时钟信号的有效脉冲为高电平，参考时钟信号的有效边沿为由低电平变为高电平的上跳变沿，则时钟信号的有效脉冲检测到参考时钟信号上跳变沿的时刻为ta时刻。可以理解，由于是在特定的时间区间内进行时钟信号对参考时钟信号有效边沿的检测，该时间区间内需仅包括一个参考时钟信号的有效边沿，因此该校准适用于小误差时钟信号的校准。
[0089]
检测结果可用于表征检测到有效边沿的检测时刻与检测终止时刻之间的关系。检测模块102可基于检测结果确定下一检测周期的脉冲校准数量、检测起始时刻和分频起始时刻，以及对下一检测周期的分频信号进行修正。其中脉冲校准数量可用于指示校准时钟信号的脉冲数量，校准模块103基于检测周期、时钟信号、校准周期和脉冲校准数量对待输出的校准周期内的时钟信号进行脉冲校准后，会影响通过分频计数得到的分频信号。检测起始时刻为检测周期的起始时刻，检测周期一定的情况下，检测起始时刻决定了检测周期的检测终止时刻，也即影响检测结果，进而也会影响基于检测周期进行分频得到的分频信号。分频起始时刻为一个分频周期中开始进行分频计数的起始时刻，其决定了分频信号有效脉冲的产生时刻。因此，脉冲校准数量、检测起始时刻、分频起始时刻以及修正分频信号均会影响分频信号的输出，最终使得待输出的分频信号的有效边沿与参考时钟信号的有效边沿靠齐。
[0090]
本发明实施例的时钟校准电路仅需以检测周期为分频系数对时钟信号进行分频处理，以使得到的分频信号的有效脉冲产生在检测终止时刻，然后在检测终止时刻附近，即分频信号有效脉冲产生时刻附近检测参考时钟信号的有效边沿，得到检测结果，进而根据检测结果确定下一检测周期的脉冲校准数量、检测起始时刻和分频起始时刻，以及对下一检测周期的分频信号进行修正，最终结合校准模块103根据检测周期、时钟信号、校准周期和脉冲校准数量对待输出的校准周期内的时钟信号进行脉冲校准，从而实现待输出的分频信号的有效边沿向参考时钟信号的有效边沿靠齐，相比于采用标准参考信号对时钟信号每个时钟周期都进行校准，本方案仅需对分频信号进行边沿校准，如此通过消除累计误差来提高分频信号的精度，该方式对外部标准授时系统的输入要求较低，适合长时间校准或无人值守的场景。
[0091]
在一个实施例中，检测模块102还用于根据检测周期和第一预设时长生成窗口检测信号，其中窗口检测信号的有效脉冲对应一个参考时钟信号的有效边沿，且窗口检测信号的有效脉冲的两端分别与检测终止时刻相差第一预设时长；基于窗口检测信号，以时钟信号对参考时钟信号的有效边沿进行检测，得到检测结果。
[0092]
可以理解，为确保在进行边沿检测时，是在仅存在一个参考时钟信号的有效边沿，且距离检测周期检测终止时刻第一预设时长的时间范围内进行的，可根据检测周期、参考
时钟信号和时钟信号生成窗口检测信号，然后基于窗口检测信号，在窗口检测信号有效脉冲所在的时间区间内，以时钟信号对参考时钟信号的有效边沿进行检测，窗口检测信号的波形可参考图2所示，其有效脉冲位于t1至t2所在时间区间，且有效脉冲两端分别与检测终止时刻相差第一预设时长l1。
[0093]
其中，可先根据检测周期预测得到检测周期的检测终止时刻，然后以检测终止时刻为基准分别向前和向后推移第一预设时长，从而得到窗口检测信号。为确保窗口检测信号的有效脉冲仅对应一个参考时钟信号的有效边沿，参考时钟信号的频率f
ref
应满足1《2l1f
ref
《2，即窗口检测信号有效脉冲宽度应大于参考时钟信号的一个周期，且小于参考时钟信号的两个周期。此外为保证时钟信号对参考时钟信号有效边沿检测的准确性，参考时钟信号的频率f
ref
与时钟信号的频率f
calr
应满足2f
ref
《f
calr
，为保证参考时钟信号有效，参考时钟信号的频率偏差应小于f
calr
/2k，其中2k表示检测周期为时钟周期2k倍。
[0094]
本实施例通过根据检测周期和第一预设时长生成窗口检测信号，从而来限定时钟信号对参考时钟信号有效边沿进行检测的时间区间，原理简单且有效。
[0095]
在一个实施例中，检测结果包括截止到检测终止时刻检测到参考时钟信号的有效边沿的情况，以及检测到有效边沿的检测时刻与检测终止时刻之间的时长信息；时长信息被表征为第一数量的时钟信号的时钟周期，脉冲校准数量包括加脉冲数量，检测模块102还用于若在检测终止时刻之前检测到有效边沿，则：以第一数量作为加脉冲数量；以检测时刻作为检测起始时刻和分频起始时刻；调整分频信号的有效脉冲,以使分频信号的有效脉冲产生在检测时刻；其中，加脉冲数量用于指示增加脉冲的数量。
[0096]
可以理解，理想情况下时钟信号在检测终止时刻应与参考时钟信号的有效边沿对齐，若时钟信号频率偏低，则会导致还未到达检测终止时刻tf就检测到参考时钟的有效边沿，如图3所示，由于检测终止时刻tf已事先确定，在得到检测时刻后，根据检测时刻和检测终止时刻即可确定时长信息，其中时长信息可以以第一数量的时钟周期表示。当在检测终止时刻之前检测到有效边沿，则检测模块102以第一数量作为加脉冲数量，以指示校准模块103后续增加脉冲的数量，同时重新确定以检测时刻作为下一检测周期的检测起始时刻和下一分频周期的分频起始时刻，此外还调整分频信号的有效脉冲,以使分频信号的有效脉冲产生在检测时刻。
[0097]
具体的，参考图3所示，时钟信号对参考时钟信号进行边沿检测时，设在ta时刻检测到参考时钟信号的有效边沿，理论情况下检测时刻为ta时刻，然而考虑到参考时钟信号和时钟信号来源于不同的时钟，跨时钟域的信号在进行边沿检测时，通常需要进行时钟同步，即需要进行三次采样，结合图4所示，第一次采样是对参考时钟信号的有效边沿进行采样，即在ta时刻采样到参考时钟有效边沿，第二次采样是以时钟信号对第一次采样的结果进行采样，即在tb时刻采样到第一次采样有效，第三次采样是以时钟信号对第二次采样的结果进行采样，即在时刻tc采样到第二次采样结果有效，最终边沿检测结果等于对第三次采样结果与第二采样结果进行异或运算，因此检测时刻实际上为时刻tb，最终边沿检测结果在时刻tb至时刻tc有效，例如可以以图中检测脉冲来表示边沿检测结果。
[0098]
在重新确定检测起始时刻和分频起始时刻之前，原始的下一检测周期的检测起始时刻即为当前检测周期的检测终止时刻tf，重新确定后检测起始时刻为时刻tb；原始的下一分频周期的分频起始时刻为检测终止时刻tf，参考图3中的分频信号，重新确定后的分频起
始时刻也应为时刻tb。实际上，由于同步时钟的原因，重新确定后的检测起始时刻和分频起始时刻实际上为检测结果有效时的下一个时钟上升沿，即时刻tc。分频信号的输出可采用计数器对时钟信号时钟周期进行计数得到，设分频系数为2k，下一分频周期的起始时刻重新被确定为时刻tc后，在时刻tc以2
k-1进行递减计数，如图3所示，当计数到0时完成一个分频周期计数。同理，被调整后的分频信号的有效脉冲实际上也产生在时刻tc，其波形可参考图3所示的最终输出。
[0099]
第一数量表明，参考时钟信号和时钟信号在同一初始时刻进行输出时，在一个分频周期内，参考时钟信号和时钟信号相差的时钟周期的数量。在检测终止时刻之前检测到有效边沿的情况下，调整所述分频信号的有效脉冲，同时重新以检测时刻作为检测起始时刻和分频起始时刻，并以有效边沿的检测时刻与检测终止时刻之间相差的时钟周期的第一数量作为加脉冲数量，以对下一校准周期的时钟信号进行脉冲校准，进而实现对下一检测周期的时钟信号进行脉冲校准，如此则可使得待输出的分频信号的有效边沿与参考时钟信号的有效边沿逐步靠齐，最终实现分频信号向参考时钟信号的对齐。
[0100]
在一个实施例中，第一预设时长为第二数量的时钟信号的时钟周期，检测模块102还用于：在窗口检测信号的有效脉冲生成时刻，以第二数量作为初始值进行时钟信号时钟周期的递减计数，直至在检测终止时刻之前检测到有效边沿，以计数结束时的第二数量作为第一数量。
[0101]
参考图3所示的检测计数，为得到检测时刻tb与检测终止时刻tf之间时钟周期的第一数量，可以将第一预设时长l1表征为第二数量的时钟信号的时钟周期，例如图中以15个时钟周期为例，然后利用时钟周期检测计数的方式，在窗口检测信号的有效脉冲生成时刻t1以15作为初始值进行时钟信号的时钟周期进行递减计数，直到在检测时刻tb检测到有效边沿，计数结束，此时第二数量计数为7，以7作为第一数量，进而得到加脉冲数量也为7。如此通过时钟周期检测计数的方式得到第一数量，而无需进行中间计算，简单且高效。
[0102]
在一个实施例中，脉冲校准数量还包括减脉冲数量，检测模块102还用于若截止到检测终止时刻仍未检测到有效边沿，则：以第一数量作为减脉冲数量；其中，减脉冲数量用于指示减少脉冲的数量；以检测时刻作为检测起始时刻和分频起始时刻；维持分频信号。
[0103]
可以理解，理想情况下时钟信号在检测终止时刻应与参考时钟信号的有效边沿对齐，若时钟信号频率偏高，则会导致已到达检测终止时刻tf仍未检测到参考时钟的有效边沿，如图5所示，由于检测终止时刻tf已事先确定，在得到检测时刻后，根据检测时刻和检测终止时刻即可确定时长信息，其中时长信息可以以第一数量的时钟周期表示。当已到达检测终止时刻tf仍未检测到参考时钟的有效边沿，则维持分频信号的正常输出，参考图5所示的最终输出，同时检测模块102以第一数量作为减脉冲数量，以指示校准模块103后续减少脉冲的数量，此外重新确定以检测时刻作为下一检测周期的检测起始时刻和下一分频周期的分频起始时刻。
[0104]
具体的，参考图5所示，时钟信号对参考时钟信号进行边沿检测时，设在ta时刻检测到参考时钟信号的有效边沿，理论情况下检测时刻为ta时刻，然而考虑到参考时钟信号和时钟信号来源于不同的时钟，跨时钟域的信号在进行边沿检测时，通常需要进行时钟同步，即需要进行三次采样，结合图4所示，第一次采样是对参考时钟信号的有效边沿进行采样，即在ta时刻采样到参考时钟有效边沿，第二次采样是以时钟信号对第一次采样的结果
进行采样，即在tb时刻采样到第一次采样有效，第三次采样是以时钟信号对第二次采样的结果进行采样，即在时刻tc采样到第二次采样结果有效，最终边沿检测结果等于对第三次采样结果与第二采样结果进行异或运算，因此检测时刻实际上为时刻tb，最终边沿检测结果在时刻tb至时刻tc有效，例如可以以图中检测脉冲来表示边沿检测结果。
[0105]
在重新确定检测起始时刻和分频起始时刻之前，原始的下一检测周期的检测起始时刻即为当前检测周期的检测终止时刻tf，重新确定后检测起始时刻为时刻tb；原始的下一分频周期的分频起始时刻为检测终止时刻tf，参考图5中的分频信号，重新确定后的分频起始时刻也应为时刻tb。实际上，由于同步时钟的原因，重新确定后的检测起始时刻和分频起始时刻实际上为检测结果有效时的下一个时钟上升沿，即时刻tc。分频信号的输出可采用计数器对时钟信号时钟周期进行计数得到，设分频系数为2k，下一分频周期的起始时刻重新被确定为时刻tc后，在时刻tc以2
k-1进行递减计数，如图5所示，当计数到0时完成一个分频周期计数。
[0106]
在截止到检测终止时刻仍未检测到有效边沿的情况下，正常输出分频信号，同时重新以检测时刻作为检测起始时刻和分频起始时刻，并以有效边沿的检测时刻与检测终止时刻之间相差的时钟周期的第一数量作为减脉冲数量，以对下一校准周期的时钟信号进行脉冲校准，进而实现对下一检测周期的时钟信号进行脉冲校准，如此则可使得待输出的分频信号的有效边沿与参考时钟信号的有效边沿逐步靠齐，最终实现分频信号向参考时钟信号的对齐。其中，由于同步时钟的原因，实际上重新确定的检测起始时刻和分频起始时刻与理论上重新确定的检测起始时刻和分频起始时刻存在2-3时钟周期的偏差，因此最终输出的分频信号也会存在2-3时钟周期的偏差。
[0107]
在一个实施例中，检测模块102还用于：若截止到检测终止时刻仍未检测到有效边沿，则以0作为初始值进行时钟信号时钟周期的递增计数，得到计数值，直至检测到有效边沿，以计数结束时的计数值作为第一数量。
[0108]
参考图5所示的检测计数，为得到检测时刻tb与检测终止时刻tf之间时钟周期的第一数量，可以将第一预设时长l1表征为第二数量的时钟信号的时钟周期，例如图中以15个时钟周期为例，然后利用时钟周期检测计数的方式，在检测终止时刻tf以0作为初始值进行时钟信号的递增计数，得到计数值，直到在时刻tb检测到有效边沿，计数结束，此时计数值为8，以8作为第一数量，进而得到减脉冲数量也为8。如此通过时钟周期检测计数的方式得到第一数量，而无需进行中间计算，简单且高效。
[0109]
在一个实施例中，校准模块103包括生成控制单元1032和脉冲补偿单元1031，如图6所示。生成控制单元1032与检测模块102连接，用于根据检测周期和校准周期校正加脉冲数量，并根据校准周期和校正后的加脉冲数量生成加脉冲使能信号；脉冲补偿单元1031分别与生成控制单元1032和时钟电路100连接，用于根据时钟信号和加脉冲使能信号增加待输出的校准周期内的时钟信号的脉冲。
[0110]
可以理解，校准周期可人为预设，表明进行校准时的最小时间单元。加脉冲数量表明在检测周期内需增加的脉冲数量，而脉冲补偿单元1031是在校准周期内增加脉冲数量，检测周期和校准周期并不一定对等，因此需要根据检测周期和校准周期校正加脉冲数量。
[0111]
生成控制单元1032可设置有信号发生器，在得到校正后的加脉冲数量后，从而产生使能信号。根据校准周期信息和加脉冲数量生成的加脉冲使能信号可携带增加脉冲的时
24个时钟周期、第24-28个时钟周期、28-32个时钟周期八个区间，因此该轮分割设置的分割点数量为8个，分别位于第2、6、10、14、18、22、26、30个时钟周期，此时8个第一触发时刻分别为第2、6、10、14、18、22、26、30个时钟周期，至此针对23的分割结束。
[0119]
在得到上述第一触发时刻后，进而分别基于各第一触发时刻产生一个脉冲，从而得到减脉冲使能信号。其中，第一触发时刻可用于激励脉冲立即产生在当前时刻，即脉冲产生在第一触发时刻；此外，第一触发时刻也可用于激励脉冲产生在特定时刻，即脉冲并不产生在第一触发时刻。
[0120]
在一个实施例中，可通过计数器对时钟周期进行计数，从而确定第一触发时刻，计数器可采用二级制计数的方式由0开始进行计数。举例而言，设n＝20，m＝8，即校准周期为2
20
，add[8:0]的有效位add[i]与时钟信号时钟周期计数的对应关系可参考表1所示。
[0121]
表1
[0122]
时钟周期计数add[i]生成脉冲数1000_0000_0000_0000_0000add[0]1？100_0000_0000_0000_0000add[1]2？？10_0000_0000_0000_0000add[2]4？？？1_0000_0000_0000_0000add[3]8？？？？_1000_0000_0000_0000add[4]16？？？？_？100_0000_0000_0000add[5]32？？？？_？？10_0000_0000_0000add[6]64？？？？_？？？1_0000_0000_0000add[7]128？？？？_？？？？_1000_0000_0000add[8]256
[0123]
其中，符号“？”为“0”或“1”，表示该位无论为“0”或“1”，都会生成脉冲。
[0124]
通过将加脉冲数量表征为多个2的不同指数次幂之和，然后针对任一个2的指数次幂执行至少一轮分割，其中在各轮分割中，设置分割点以将前分割点对校准周期划分形成的区间一分为二，并以分割点所在时刻作为第一触发时刻，直到得到与该2的指数次幂相等数量的第一触发时刻，进而基于与各2的指数次幂对应的第一触发时刻产生宽度为一个时钟信号的时钟周期的脉冲，如此可实现加脉冲使能信号的脉冲均匀性，进而均匀增加时钟信号中的脉冲，使得校准后的时钟信号脉冲均匀。
[0125]
在一个实施例中，生成控制单元1032还用于：在第一触发时刻延迟第二预设时长后，产生宽度为时钟信号的一个时钟周期的脉冲，得到加脉冲使能信号；其中，第二预设时长为时钟周期的整数倍。
[0126]
可以理解，在针对任一个2的指数次幂执行至少一轮分割，从而得到与各2的指数次幂相等数量的第一触发时刻后，还可在各第一触发时刻的基础上延迟第二预设时长后再产生脉冲，如此依旧能实现加脉冲使能信号的脉冲均匀性。第二预设时长为时钟周期的整数倍，例如可为1个时钟周期，或2个时钟周期，其具体值不限于此。
[0127]
在一个实施例中，当脉冲校准数量还包括减脉冲数量时；生成控制单元1032还用于根据检测周期和校准周期校正减脉冲数量，并根据校准周期和校正后的减脉冲数量生成
减脉冲使能信号；脉冲补偿单元1031还用于根据时钟信号和减脉冲使能信号减少待输出的校准周期内的时钟信号的脉冲。
[0128]
可以理解，减脉冲数量表明在检测周期内需减少的脉冲数量，而脉冲补偿单元1031是在校准周期内减少脉冲数量，检测周期和校准周期并不一定对等，因此需要根据检测周期和校准周期校正减脉冲数量。
[0129]
生成控制单元1032可设置有信号发生器，在得到校正后的减脉冲数量后，从而产生使能信号。根据校准周期信息和减脉冲数量生成的减脉冲使能信号可携带增减脉冲的时刻信息和数量信息，其可用于指示在时钟信号校准周期内的预设时刻减少预设数量的脉冲。
[0130]
在一个实施例中，生成控制单元1032还用于：若检测周期等于校准周期，则维持减脉冲数量不变；若检测周期大于校准周期，则以[m(t1/t2)]作为校正后的减脉冲数量；若检测周期小于校准周期，则以m(t1/t2)作为校正后的减脉冲数量；其中，[]表示向下取整，m为校正前的减脉冲数量，t1为校准周期，t2为检测周期。
[0131]
其中，检测周期和校准周期均可表征为2的指数次幂，例如设检测周期被表征为2k，校准周期被表征为2n，在根据检测周期和校准周期校正减脉冲数量时，若检测周期等于校准周期，则不对减脉冲数量进行校正，其值依然为m；若检测周期大于校准周期，则可先计算校准周期在检测周期的占比得到2
n-k
，然后计算减脉冲数量与占比的乘积，并对乘积进行向下取整得到校正后的减脉冲数量[m2
n-k
]；若检测周期小于校准周期，则可在计算得到占比后，计算减脉冲数量与占比的乘积，得到校正后的加脉冲数量m2
n-k
。
[0132]
在一个实施例中，校准周期被表征为2n个时钟信号的时钟周期，校正后的减脉冲数量被表征为：
[0133][0134]
其中，d为校正后的减脉冲数量，dj的值为0或1，j、p和n为自然数，且p小于n。
[0135]
生成控制单元1032还用于：若dj的值为1，则在各轮分割中，设置分割点以将前分割点对校准周期划分形成的区间一分为二，并以分割点所在时刻作为第二触发时刻，直到得到2j个第二触发时刻，前分割点为在当前轮分割之前设置的分割点；在各第二触发时刻产生宽度为时钟信号的一个时钟周期的脉冲，得到减脉冲使能信号。
[0136]
可以理解，在预设校准周期时，校准周期应当满足其值等于2的指数次幂个时钟信号的时钟周期。减脉冲数量为整数，其可被表征为多个2的不同指数次幂之和。在生成减脉冲使能信号时，针对任一个2的指数次幂，可执行至少一轮分割，其中在各轮分割中，设置分割点以将前分割点对校准周期划分形成的区间一分为二，并以分割点所在时刻作为第二触发时刻，直到得到与该2的指数次幂相等数量的第二触发时刻。其中，在生成减脉冲使能信号过程中执行的具体分割动作可参考上述实施例对生成加脉冲使能信号执行的分割动作，此处不进行赘述。
[0137]
然后，在各第二触发时刻产生宽度为时钟信号一个时钟周期的脉冲。如此可实现减脉冲使能信号的脉冲均匀性，进而均匀减少时钟信号中的脉冲，使得校准后的时钟信号脉冲均匀。
[0138]
其中，加脉冲数量和减脉冲数量中最多一者可大于0。当加脉冲数量和减脉冲数量均为0时，生成的加脉冲使能信号和减脉冲使能信号指示增加和减少的脉冲数量为0，此时
脉冲补偿单元1031不对时钟信号进行增减脉冲操作；当加脉冲数量为0，而减脉冲数量不为0时，加脉冲使能信号指示的增加脉冲数量为0，而减脉冲使能信号指示的减少脉冲数量不为0，此时结合时钟信号，脉冲补偿单元1031仅对时钟信号进行减脉冲操作；当加脉冲数量不为0，而减脉冲数量为0时，加脉冲使能信号指示的增加脉冲数量不为0，而减脉冲使能信号指示的减少脉冲数量为0，此时结合时钟信号，脉冲补偿单元1031仅对时钟信号进行加脉冲操作。
[0139]
综上，通过上述增减动作，在2n个时钟信号的时钟周期内，最多可以增加20+21+22+
……
+2m＝2
m+1-1个脉冲，类似的，最多也可减少2
p+1-1个脉冲，系统的校准范围为(-2
p+1-1，2
m+1-1)个时钟周期，校准分辨率为1/2n。上述通过根据加脉冲数量和减脉冲数量直接对时钟信号进行校准，无需对时钟信号进行采样，方法实现简单，从而简化了系统结构。
[0140]
在一个实施例中，如图7所示，脉冲补偿单元1031包括：第一非门311、第二非门312、第三非门313、第一触发器321、第二触发器322、第三触发器323、与门331、与非门332、或门341、缓冲电路351及二路选择器361。其中，第一非门311的输入端与生成控制单元1032(图7中未示出)连接，第二非门312的输入端与时钟电路100(图7中未示出)连接；第一触发器321的输入端与第一非门311的输出端连接，第一触发器321的时钟端与第二非门312的输出端连接，第一触发器321的输出端与与门331的第一输入端连接；与门331的第二输入端与时钟电路100连接，与门331的输出端与二路选择器361的第一输入端连接；第二触发器322的输入端与所述生成控制单元1032连接，第二触发器322的输出端分别与第三触发器323的输入端和与非门332的第一输入端连接；第三非门313的输入端和第三触发器323的时钟端分别与时钟电路100连接，第三非门313的输出端分别与或门341的第一输入端和第二触发器322的时钟端连接；第三触发器323的输出端与与非门332的第二输入端连接，与非门332的输出端分别与或门341的第二输入端和缓冲电路351的输入端连接；缓冲电路351的输出端与二路选择器361的控制端连接，或门341的输出端与二路选择器361的第二输入端连接。
[0141]
具体的，结合图8所示，一方面，第一非门311的输入端接收生成控制单元1032输出的减脉冲使能信号del_en(图中以包括一个脉冲为例)，经翻转后得到反向减脉冲使能信号del_en_n，然后发送至第一触发器321的输入端，第二非门312的输入端接收时钟电路100提供的时钟信号src_clk，经翻转后发送至第一触发器321的时钟端，以实现利用时钟信号src_clk的下降沿对反向减脉冲使能信号del_en_n进行下降沿同步，得到反向减脉冲下降沿同步信号del_en_neg。与门331的第一输入端接收反向减脉冲下降沿同步信号del_en_neg，与门331的第二输入端接收时钟信号src_clk，与门331将反向减脉冲下降沿同步信号del_en_neg与时钟信号src_clk相与得到减脉冲输出信号clk_del_calr，并输出至二路选择器361的第一输入端。应当理解的是，由于系统结构的影响，减脉冲使能信号del_en与时钟信号src_clk之间，以及反向减脉冲下降沿同步信号del_en_neg与时钟信号src_clk之间可能存在延时(例如图4中，减脉冲使能信号del_en的脉冲生成时刻与对应的时钟信号src_clk的上升沿之间存在延时，反向减脉冲下降沿同步信号del_en_neg的下降沿与对应的时钟信号src_clk的下降沿之间存在延时)。
[0142]
另一方面，第二触发器322的输入端接收生成控制单元1032输出的加脉冲使能信号add_en(图中以包括一个脉冲为例)，第三非门313的输入端接收时钟信号src_clk，经翻转后得到反向时钟信号src_clk_n，然后分别发送至第二触发器322的时钟端和或门341的
第一输入端。第二触发器322根据反向时钟信号src_clk_n和add_en实现时钟信号的下降沿对加脉冲使能信号进行下降沿同步，得到加脉冲下降沿同步信号add_en_neg。第三触发器323的输入端接收加脉冲下降沿同步信号add_en_neg，第三触发器323的时钟端接收时钟信号src_clk，从而实现利用时钟信号src_clk的上升沿对加脉冲下降沿同步信号add_en_neg进行上升沿同步，得到加脉冲上升沿同步add_en_pos，与非门332将加脉冲下降沿同步信号add_en_neg和加脉冲上升沿同步add_en_pos进行与非操作得到预加脉冲选择信号add_en_sel_pre。缓冲电路351对预加脉冲选择信号add_en_sel_pre进行延时后得到加脉冲选择信号add_en_sel，并提供至二路选择器361的控制端，或门341对预加脉冲选择信号add_en_sel_pre和反向时钟信号src_clk_n进行或操作得到额外时钟信号ext_clk，并发送至二路选择器361的第二输入端，二路选择器361的第一输入端可为高电平端1，二路选择器361的第二输入端可为低电平端0，在加脉冲选择信号add_en_sel的驱动下最终输出校准输出信号clk_calr。同理，应当理解的是，由于系统结构的影响，加脉冲使能信号add_en与时钟信号src_clk之间，加脉冲下降沿同步信号add_en_neg与时钟信号src_clk之间，加脉冲上升沿同步add_en_pos与时钟信号src_clk之间可能存在延时。
[0143]
在一个实施例中，缓冲电路351可包括多个串联的缓冲器。
[0144]
如图8所示，以3个缓冲器为例，缓冲器01、缓冲器02和缓冲器03依次串联连接，以对预加脉冲选择信号add_en_sel_pre进行延时。其中，可根据需要设置缓冲器数量，从而调节延迟时间，最终使得增加的脉冲达到期望的宽度。
[0145]
本发明实施例还提供一种时钟校准装置，包括时钟电路以及上述任一实施例所述的时钟校准电路。
[0146]
其中，本实施例的时钟校准装置的工作原理及有益效果可参考上述时钟校准电路实施例，此处不进行赘述。
[0147]
本发明实施例还提供一种时钟校准方法，该时钟校准方法应用于时钟电路，时钟电路用于提供时钟信号。如图9所示，时钟校准方法包括步骤s110至步骤s140。
[0148]
步骤s110，以检测周期为分频系数对时钟信号进行分频处理，得到分频信号。
[0149]
步骤s120，在仅存在一个参考时钟信号的有效边沿，且距离检测周期检测终止时刻第一预设时长的时间范围内，以时钟信号对参考时钟信号的有效边沿进行检测，得到检测结果。
[0150]
步骤s130，根据检测结果确定下一检测周期的脉冲校准数量、检测起始时刻和分频起始时刻，以及对下一检测周期的分频信号进行修正。
[0151]
步骤s140，根据检测周期、时钟信号、校准周期和脉冲校准数量对待输出的校准周期内的时钟信号进行脉冲校准。
[0152]
本发明实施例的时钟校准方法的工作原理及有益效果已在上述时钟校准电路中具体阐述，此处不进行赘述。
[0153]
在一个实施例中，在仅存在一个参考时钟信号的有效边沿，且距离检测周期检测终止时刻第一预设时长的时间范围内，以时钟信号对参考时钟信号的有效边沿进行检测，得到检测结果步骤包括：根据检测周期和第一预设时长生成窗口检测信号，其中窗口检测信号的有效脉冲对应一个参考时钟信号的有效边沿，且窗口检测信号的有效脉冲的两端分别与检测终止时刻相差第一预设时长；基于窗口检测信号，以时钟信号对参考时钟信号的
有效边沿进行检测，得到检测结果。
[0154]
在一个实施例中，检测结果包括截止到检测终止时刻检测到参考时钟信号的有效边沿的情况，以及检测到有效边沿的检测时刻与检测终止时刻之间的时长信息；时长信息被表征为第一数量的时钟周期，脉冲校准数量包括加脉冲数量；根据检测结果确定下一检测周期的脉冲校准数量、检测起始时刻和分频起始时刻，以及对下一检测周期的分频信号进行修正步骤包括：若在检测终止时刻之前检测到有效边沿，则以第一数量作为加脉冲数量；以检测时刻作为检测起始时刻和分频起始时刻；调整分频信号的有效脉冲，以使分频信号的有效脉冲产生在检测时刻；其中，加脉冲数量用于指示增加脉冲的数量。
[0155]
在一个实施例中，第一预设时长为第二数量的时钟信号的时钟周期，在以第一数量作为加脉冲数量步骤之前，时钟校准方法还包括：在窗口检测信号的有效脉冲生成时刻，以第二数量作为初始值进行时钟信号时钟周期的递减计数，直至在检测终止时刻之前检测到有效边沿，以计数结束时的第二数量作为第一数量。
[0156]
在一个实施例中，脉冲校准数量还包括减脉冲数量，根据检测结果确定下一检测周期的脉冲校准数量、检测起始时刻和分频起始时刻，以及对下一检测周期的分频信号进行修正步骤包括：若截止到检测终止时刻仍未检测到有效边沿，则以第一数量作为减脉冲数量；其中，减脉冲数量用于指示减少脉冲的数量；以检测时刻作为检测起始时刻和分频起始时刻；维持分频信号。
[0157]
在一个实施例中，在以第一数量作为减脉冲数量步骤之前，时钟校准方法还包括：以0作为初始值进行时钟信号时钟周期的递增计数，得到计数值，直至检测到有效边沿，以计数结束时的计数值作为第一数量。
[0158]
在一个实施例中，根据检测周期、时钟信号、校准周期和脉冲校准数量对待输出的校准周期内的时钟信号进行脉冲校准步骤包括：根据检测周期和校准周期校正加脉冲数量，并根据校准周期和校正后的加脉冲数量生成加脉冲使能信号；根据时钟信号和加脉冲使能信号增加待输出的校准周期内的时钟信号的脉冲。
[0159]
在一个实施例中，根据检测周期和校准周期校正加脉冲数量步骤包括：若检测周期等于校准周期，则维持加脉冲数量不变；若检测周期大于校准周期，则以[n(t1/t2)]作为校正后的加脉冲数量；若检测周期小于校准周期，则以n(t1/t2)作为校正后的加脉冲数量；其中，[]表示向下取整，n为校正前的加脉冲数量，t1为校准周期，t2为检测周期。
[0160]
在一个实施例中，校准周期被表征为2n个时钟信号的时钟周期，校正后的加脉冲数量被表征为：
[0161][0162]
其中，a为校正后的加脉冲数量，ai的值为0或1，i、m和n为自然数，且m小于n；根据校准周期和校正后的加脉冲数量生成加脉冲使能信号步骤包括：若ai的值为1，则在各轮分割中，设置分割点以将前分割点对校准周期划分形成的区间一分为二，并以分割点所在时刻作为第一触发时刻，直到得到2i个第一触发时刻，前分割点为在当前轮分之前设置的分割点；基于第一触发时刻，产生宽度为时钟信号的一个时钟周期的脉冲，得到加脉冲使能信号。
[0163]
在一个实施例中，基于第一触发时刻，产生宽度为时钟信号的一个时钟周期的脉冲，得到加脉冲使能信号步骤包括：在第一触发时刻延迟第二预设时长后，产生宽度为时钟
信号的一个时钟周期的脉冲，得到加脉冲使能信号；其中，第二预设时长为时钟周期的整数倍。
[0164]
在一个实施例中，当脉冲校准数量还包括减脉冲数量时；根据检测周期、时钟信号、校准周期和脉冲校准数量对待输出的校准周期内的时钟信号进行脉冲校准步骤还包括：根据检测周期和校准周期校正减脉冲数量，并根据校准周期和校正后的减脉冲数量生成减脉冲使能信号；根据时钟信号和减脉冲使能信号减少待输出的校准周期内的时钟信号的脉冲。
[0165]
在一个实施例中，根据检测周期和校准周期校正减脉冲数量步骤包括：若检测周期等于校准周期，则维持减脉冲数量不变；若检测周期大于校准周期，则以[m(t1/t2)]作为校正后的减脉冲数量；若检测周期小于校准周期，则以m(t1/t2)作为校正后的减脉冲数量；其中，[]表示向下取整，m为校正前的减脉冲数量，t1为校准周期，t2为检测周期。
[0166]
在一个实施例中，校准周期被表征为2n个时钟信号的时钟周期，校正后的减脉冲数量被表征为：
[0167][0168]
其中，d为校正后的减脉冲数量，dj的值为0或1，j、p和n为自然数，且p小于n；根据校准周期和校正后的减脉冲数量生成减脉冲使能信号步骤还包括：若dj的值为1，则在各轮分割中，设置分割点以将前分割点对校准周期划分形成的区间一分为二，并以分割点所在时刻作为第二触发时刻，直到得到2j个第二触发时刻，前分割点为在当前轮分割之前设置的分割点；在各第二触发时刻产生宽度为时钟信号的一个时钟周期的脉冲，得到减脉冲使能信号。
[0169]
本发明另一实施例还提供一种时钟校准方法，包括步骤(a1)至步骤(a12)。
[0170]
步骤(a1)，以检测周期为分频系数对所述时钟信号进行分频处理，得到分频信号。
[0171]
步骤(a2)，根据所述检测周期和所述第一预设时长生成窗口检测信号，其中所述窗口检测信号的有效脉冲对应一个所述参考时钟信号的有效边沿，且所述窗口检测信号的有效脉冲的两端分别与所述检测终止时刻相差所述第一预设时长；基于所述窗口检测信号，以所述时钟信号对所述参考时钟信号的有效边沿进行检测，得到所述检测结果。
[0172]
步骤(a3)，检测结果包括截止到检测终止时刻检测到参考时钟信号的有效边沿的情况，以及检测到有效边沿的检测时刻与检测终止时刻之间的时长信息；时长信息被表征为第一数量的时钟周期，脉冲校准数量包括加脉冲数量。第一预设时长为第二数量的时钟信号的时钟周期，若在检测终止时刻之前检测到有效边沿，在窗口检测信号的有效脉冲生成时刻，以第二数量作为初始值进行时钟信号时钟周期的递减计数，直至在检测终止时刻之前检测到有效边沿，以计数结束时的第二数量作为第一数量；以第一数量作为加脉冲数量；以检测时刻作为检测起始时刻和分频起始时刻；调整分频信号的有效脉冲，以使分频信号的有效脉冲产生在检测时刻；其中，加脉冲数量用于指示增加脉冲的数量。
[0173]
步骤(a4)，若检测周期等于校准周期，则维持加脉冲数量不变；若检测周期大于校准周期，则以[n(t1/t2)]作为校正后的加脉冲数量；若检测周期小于校准周期，则以n(t1/t2)作为校正后的加脉冲数量；其中，[]表示向下取整，n为校正前的加脉冲数量，t1为校准周期，t2为检测周期。
[0174]
步骤(a5)，校准周期被表征为2n个时钟信号的时钟周期，校正后的加脉冲数量被
表征为：
[0175][0176]
其中，a为校正后的加脉冲数量，ai的值为0或1，i、m和n为自然数，且m小于n；若ai的值为1，则在各轮分割中，设置分割点以将前分割点对校准周期划分形成的区间一分为二，并以分割点所在时刻作为第一触发时刻，直到得到2i个第一触发时刻，前分割点为在当前轮分之前设置的分割点；在第一触发时刻延迟第二预设时长后，产生宽度为时钟信号的一个时钟周期的脉冲，得到加脉冲使能信号；其中，第二预设时长为时钟周期的整数倍。
[0177]
步骤(a6)，根据时钟信号和加脉冲使能信号增加待输出的校准周期内的时钟信号的脉冲。
[0178]
步骤(a7)，脉冲校准数量还包括减脉冲数量，若截止到检测终止时刻仍未检测到有效边沿，则以0作为初始值进行时钟信号时钟周期的递增计数，得到计数值，直至检测到有效边沿，以计数结束时的计数值作为第一数量；以第一数量作为减脉冲数量；以检测时刻作为检测起始时刻和分频起始时刻；维持分频信号；其中，减脉冲数量用于指示减少脉冲的数量。
[0179]
步骤(a8)，若检测周期等于校准周期，则维持减脉冲数量不变；若检测周期大于校准周期，则以[m(t1/t2)]作为校正后的减脉冲数量；若检测周期小于校准周期，则以m(t1/t2)作为校正后的减脉冲数量；其中，[]表示向下取整，m为校正前的减脉冲数量，t1为校准周期，t2为检测周期。
[0180]
步骤(a9)，校准周期被表征为2n个时钟信号的时钟周期，校正后的减脉冲数量被表征为：
[0181][0182]
其中，d为校正后的减脉冲数量，dj的值为0或1，j、p和n为自然数，且p小于n；根据校准周期和校正后的减脉冲数量生成减脉冲使能信号步骤还包括：若dj的值为1，则在各轮分割中，设置分割点以将前分割点对校准周期划分形成的区间一分为二，并以分割点所在时刻作为第二触发时刻，直到得到2j个第二触发时刻，前分割点为在当前轮分割之前设置的分割点；在各第二触发时刻产生宽度为时钟信号的一个时钟周期的脉冲，得到减脉冲使能信号。
[0183]
步骤(a10)，根据时钟信号和减脉冲使能信号减少待输出的校准周期内的时钟信号的脉冲。
[0184]
应该理解的是，虽然上述图9的流程图中各个步骤按照箭头的指示依次显示，步骤(a1)至步骤(a10)中的各个步骤按照标号指示依次显示，但是这些步骤并不是必然按照箭头或者数字指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图9中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
[0185]
以上所述仅为本技术的优选实施例，并非因此限制本技术的专利范围，凡是利用本技术说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关
的技术领域，均同理包括在本技术的专利保护范围内。