场效应管、存储器、存储器的制备方法及电子设备与流程

本技术涉及半导体，具体而言，本技术涉及一种场效应管、存储器、存储器的制备方法及电子设备。

背景技术：

1、随着半导体技术的发展，特别是半导体器件集成化技术的发展，目前垂直结构的场效应晶体管是研究的重点方向。

2、目前在具有垂直结构的场效应管的存储器制备过程中，存储器中场效应管的沟道结构的制备精度较低，导致制备的沟道结构的性能波动较大，进而导致场效应管的性能波动较大。

技术实现思路

1、本技术针对现有方式的缺点，提出一种场效应管、存储器、存储器的制备方法及电子设备，用以解决现有技术存在具有垂直结构的场效应管的存储器的制备过程中，存储器中场效应管的沟道结构的制备精度较低的技术问题。

2、第一个方面，本技术实施例提供了一种存储器的制备方法，包括：

3、在衬底的一侧依次制备第一电极层、牺牲半导体层和第二电极层，得到第一中间基板；

4、基于第一中间基板制备得到包括位线的第二中间基板；

5、图案化第二中间基板，形成至少两个间隔且平行于第一方向的第一沟槽和初始结构列；第一方向平行于衬底；

6、侧向刻蚀所有初始结构列的初始牺牲半导体结构，得到至少两个中间结构列；中间结构列包括间隔排列的初始叠置结构，初始叠置结构包括初始源极结构、第一中间牺牲半导体结构和初始漏极结构，第一中间牺牲半导体结构的两侧面沿第二方向相对于初始源极结构和初始漏极结构缩进，第二方向平行于衬底且垂直于第一方向；

7、采用外延工艺在初始叠置结构的两侧面制备半导体结构，半导体结构包括位于第一中间牺牲半导体结构的两侧面的沟道结构；

8、在第一沟槽内制备绝缘结构和两条字线；绝缘结构与半导体结构的表面随形，字线包括位于绝缘结构中凹部内的栅极结构；

9、图案化所有中间结构列，得到至少两个结构列；结构列包括间隔排列的中间叠置结构，中间叠置结构包括源极结构、中间牺牲半导体结构和漏极结构；

10、去除中间牺牲半导体结构，得到包括叠置结构的场效应管。

11、可选地，图案化所有中间结构列，得到至少两个结构列之前，包括：

12、在第一沟槽内相邻的两条字线之间填充第二介质层，得到第三中间基板；

13、以及，图案化所有中间结构列，得到至少两个结构列，包括：

14、图案化第三中间基板，使得每个中间结构列形成一个平行于第一方向的第二沟槽和至少一个结构列；第二沟槽探入于部分衬底。

15、可选地，在第一沟槽内制备绝缘结构和两条字线，包括：

16、在第一沟槽内制备与第一沟槽的内表面随形的初始绝缘层，初始绝缘层包括绝缘结构；

17、在初始绝缘层的内表面一侧制备初始字线；

18、图案化所有初始字线，使得每个条初始字线形成一个平行于第一方向的第三沟槽和两条字线，第三沟槽探入于部分衬底。

19、可选地，基于第一中间基板制备得到包括位线的第二中间基板，包括：

20、图案化第一中间基板，形成至少两个间隔且平行于第二方向的第四沟槽；第四沟槽的底部探入于部分衬底，第四沟槽的底部沿第一方向向衬底的内部延伸；

21、在第四沟槽内制备两条位线和第三介质层，得到第二中间基板。

22、可选地，图案化第一中间基板，形成至少两个间隔且平行于第二方向的第四沟槽，包括：

23、图案化第一中间基板，形成至少两个间隔且平行于第二方向的第四沟槽和结构行，结构行包括叠置的第一电极结构、第一牺牲半导体结构和第二电极结构，第四沟槽的底部沿第一方向在衬底中延伸至至少部分第一电极结构的下方；

24、以及，在第四沟槽内制备两条位线和第三介质层，得到第二中间基板，包括：

25、在第四沟槽的底部制备初始金属线；

26、采用退火工艺处理初始金属线，得到与第四沟槽的底部随形的初始位线；

27、图案化所有初始位线，使得每条初始位线形成两条平行于第二方向的位线，且每条位线的至少部分位于第一电极结构的下方；

28、在第四沟槽内制备第三介质层，得到第二中间基板。

29、可选地，在衬底的一侧依次制备第一电极层、牺牲半导体层和第二电极层，得到第一中间基板，包括：

30、在衬底的一侧依次制备掺杂的半导体层，得到第一电极层；

31、在第一电极层远离衬底的一侧制备牺牲半导体层；

32、在牺牲半导体层远离衬底的一侧制备另一掺杂的半导体层，得到第二电极层。

33、可选地，图案化第二中间基板，形成至少两个间隔且平行于第一方向的第一沟槽和初始结构列，包括：

34、在第二中间基板的一侧制备掩膜结构，以掩膜结构为掩膜图案化第二中间基板，形成第一沟槽和初始结构列，第一沟槽的底部探入于部分衬底。

35、可选地，在第二中间基板的一侧制备掩膜结构，包括：

36、在第二中间基板的一侧制备至少两个间隔且平行于第一方向的第一子掩膜结构；

37、在每个第一子掩膜结构沿第二方向的两端面制备第二子掩膜结构；

38、以及，图案化所有中间结构列，得到至少两个结构列，包括：

39、刻蚀第一子掩膜结构和被其覆盖中间结构列的部分，使得每个中间结构列形成一个平行于第一方向的第二沟槽和被第二沟槽分隔的两个结构列。

40、第二个方面，本技术实施例提供了一种场效应管，基于上述第一个方面所提供的存储器的制备方法制备得到，场效应管包括：

41、叠置结构，设置于衬底的一侧，叠置结构包括沿第三方向叠置的源极结构、沟道结构和漏极结构，沟道结构沿第二方向相对于源极结构和漏极结构缩进；第三方向垂直于衬底；

42、栅极结构，至少部分设置于源极结构、沟道结构和漏极结构围合形成的侧向凹槽中；

43、绝缘结构，设置于栅极结构和叠置结构之间。

44、第三个方面，本技术实施例提供了一种存储器，基于上述第一个方面所提供的存储器的制备方法制备得到，存储器包括：衬底、至少两条字线、至少两条位线和至少两个场效应管；

45、位线设置于衬底内，位线平行于第二方向，沿第二方向位于同一行的场效应管与同一条位线连接；字线设置于场效应管沿第二方向的一侧，字线平行于第一方向，沿第一方向位于同一列的场效应管与同一条字线连接。

46、可选地，每条字线包括位于同一列的各场效应管的栅极结构。

47、第四个方面，本技术实施例提供了一种电子设备，至少部分包括如上述第三个方面所提供的存储器。

48、可选地，电子设备包括智能电话、计算机、平板电脑、人工智能设备、可穿戴设备或移动电源。

49、本技术实施例提供的技术方案带来的有益技术效果包括：

50、在本技术实施例提供的存储器的制备方法中，通过侧向刻蚀初始结构列的初始牺牲半导体结构，使得初始叠置结构的第一中间牺牲半导体结构的两侧面沿第二方向相对于初始源极结构和初始漏极结构缩进，通过外延工艺在初始叠置结构的两侧面制备包括沟道结构的半导体结构，然后去除中间牺牲半导体结构，从而能够精准控制制备得到叠置结构中沟道结构的尺寸，能够提高沟道结构的制备精度，从而能够保障存储器中各个场效应管性能的均一性，进而保障存储器的性能。

51、本技术附加的方面和优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本技术的实践了解到。