数模转换电路与数模转换器的制作方法

1.本技术涉及电子电路领域，具体而言，涉及一种数模转换电路与数模转换器。


背景技术：

2.数模转换器(dac)电路，是数字信号和模拟信号之间转换的桥梁。作为单独模块，或者模数转换器(adc)的一部分，广泛应用于通讯、传感、多媒体等领域。微分非线性(dnl)属于dac的静态性能参数，是指每个理想输出台阶与实际台阶的差值，如图1所示，体现数字输入码对应的模拟输出范围的大小。
3.对于dac电路，dnl往往是由制造工艺决定。半导体制造过程中的工艺误差与随机误差都会导致单位原件失配，从而导致不同位(bit)权重非线性，导致dnl过大。
4.目前针对制造过程带来的误差，常用校准算法来抑制。前台校准可以来减小dnl，具体方法是在dac芯片出厂前输入已知的数字码，通过理想输出和实际输出的对比得到误差函数，将误差函数输入较码器中存储，后续数字码输入通过较码器处理，再输入到dac中，获得与理想dac较为接近的输出曲线。但是此种方法，只能调整一次，不能很好应对芯片工作环境变化，且需要增加复杂的外围电路。
5.另一种解决方法是采用开关切换的方法来降低dnl，传统dac开关切换方式如图2所示，对常见的二进制电荷分享型dac来说，以四位dac为例，电路最大dnl容易发生在0111到1000两个相邻数字输入码之间，这是因为在这两个码切换的过程中，所有的电容(8c、4c、2c和c)都完成了切换。我们认为在制造过程中单位电容的偏差可以用c
±
δc来表示，最坏情况msb(最高位)的8个电容全部偏大，低位8个电容全部偏小，一般可以将最大dnl表示为：
[0006][0007]
即传统的开关切换方式相邻数字码之间进行切换时，需要翻转的电容数量较多，造成dnl较大。
[0008]
因此，目前亟需解决的技术问题是现有技术中数模转换器的微分非线性过大的问题。


技术实现要素：

[0009]
本技术的主要目的在于提供一种数模转换电路与数模转换器，以解决现有技术中数模转换器的微分非线性过大的问题。
[0010]
为了实现上述目的，根据本技术的一个方面，提供了一种数模转换电路，所述数模转换电路包括负载阵列和逻辑控制模块，所述负载阵列包括电连接的n位负载，其中，第i位负载包括m个负载单元，所述第i位负载的等效负载值为2
i-1
l，i-2≤m≤2
i-1
，2《i≤n，n≥3，l表征单位负载；逻辑控制模块，包括输入端和输出端，所述逻辑控制模块的输出端与所述负载阵列电连接，所述逻辑控制模块根据所述输入端输入的控制信号输出电平信号，以控制所述负载阵列中的部分所述负载单元的连接状态。
[0011]
进一步地，所述第i位负载包括2
i-1-2
i-3
个负载单元。
[0012]
进一步地，所述负载单元包括第一负载单元和第二负载单元，所述第一负载单元和所述第二负载单元的等效负载值分别为2l和l。
[0013]
进一步地，所述第一负载单元的数量为2
i-3
个，所述第二负载单元的数量为2
i-2
个。
[0014]
进一步地，所述负载单元以2l、l、l排列方式电连接。
[0015]
进一步地，所述负载阵列为电容阵列，或开关管阵列，或电阻阵列。
[0016]
进一步地，所述逻辑控制模块为逻辑控制电路，所述逻辑控制电路包括或运算和与运算。
[0017]
进一步地，所述逻辑控制电路包括n个输入端，所述逻辑控制电路通过所述n个输入端输入n位控制信号，所述控制信号为二进制码，当输入相邻二进制码的控制信号时，所述电平信号控制负载阵列中改变连接状态的负载单元的数量最少。
[0018]
根据本技术的又一个方面，提供了一种数模转换器，所述数模转换器包括任意一种所述的数模转换电路。
[0019]
进一步地，所述数模转换器还包括：单位负载l，所述单位负载l与所述电容阵列并联；放大器，所述放大器的正输入端与所述单位负载的第一端电连接，所述放大器的负输入端与所述放大器的输出端电连接。
[0020]
应用本技术的技术方案，通过设置数模转换电路包括负载阵列，负载阵列包括m个负载单元，第i位负载的等效负载值为l，i-2≤m≤，2《i≤n，n≥3，l表征单位负载，逻辑控制模块根据输入端输入的控制信号输出电平信号，以控制负载阵列中的部分负载单元的连接状态，以实现在输入端输入的数字信号进行切换时，改变状态的负载单元的数量最小，进而降低dac的微分非线性。
附图说明
[0021]
构成本技术的一部分的说明书附图用来提供对本技术的进一步理解，本技术的示意性实施例及其说明用于解释本技术，并不构成对本技术的不当限定。在附图中：
[0022]
图1示出了数模转换器的dnl示意图；
[0023]
图2示出了现有技术中的dac开关切换方式示意图；
[0024]
图3示出了根据本技术的实施例的电容阵列4位数模转换器示意图；
[0025]
图4示出了根据本技术的实施例的电阻阵列4位数模转换器示意图；
[0026]
图5示出了根据本技术的实施例的开关管阵列4位数模转换器示意图。
[0027]
其中，上述附图包括以下附图标记：
[0028]
10、单位电容；20、开关器件；30、放大器；100、dac电路；110、逻辑控制电路；120、最高位电容；130、次高位电容。
具体实施方式
[0029]
需要说明的是，在不冲突的情况下，本技术中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本技术。
[0030]
为了使本技术领域的人员更好地理解本技术方案，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分的实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本技术保护的范围。
[0031]
需要说明的是，本技术的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本技术的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
[0032]
应该理解的是，当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。
[0033]
正如背景技术所介绍的，现有技术中数模转换器的微分非线性过大，为了解决如上数模转换器的微分非线性过大的问题，本技术的实施例提供了一种数模转换电路与数模转换器。
[0034]
本技术一种实施例提供了一种数模转换电路，数模转换电路应用于n位dac，数模转换电路包括：
[0035]
负载阵列，包括电连接的n位负载，其中，第i位负载包括m个负载单元，第i位负载的等效负载值为2
i-1
l，i-2≤m≤2
i-1
，2《i≤n，n≥3，l表征单位负载；
[0036]
逻辑控制模块，包括输入端和输出端，逻辑控制模块的输出端与负载阵列电连接，逻辑控制模块根据输入端输入的控制信号输出电平信号，以控制负载阵列中的部分负载单元的连接状态。
[0037]
上述数模转换电路中，通过设置数模转换电路包括负载阵列，负载阵列包括m个负载单元，第i位负载的等效负载值为2
i-1
l，i-2≤m≤2
i-1
，2《i≤n，n≥3，l表征单位负载，逻辑控制模块根据输入端输入的控制信号输出电平信号，以控制负载阵列中的部分负载单元的连接状态，以实现在输入端输入的数字信号进行切换时，改变状态的负载单元的数量最小，进而降低dac的微分非线性。
[0038]
具体地，例如，n＝4，那么第3位负载的等效负载值为4l，第4位负载的等效负载值为8l。
[0039]
逻辑控制模块的输入端输入控制信号，逻辑控制模块的输出端输出电平信号，在电平信号的作用下通过控制负载阵列中的部分负载单元的连接状态，以实现降低数模转换器的微分非线性。
[0040]
具体地，第i位负载包括2
i-1-2
i-3
个负载单元。例如，n＝4，那么第3位负载包括3个
负载单元，第4位负载包括6个负载单元，依次类推。
[0041]
具体地，负载单元包括第一负载单元和第二负载单元，第一负载单元和第二负载单元的等效负载值分别为2l和l。例如，n＝4，那么第3位负载包括3个负载单元，6个负载单元的负载值分别为2l、l、l，那么第4位负载包括6个负载单元，6个负载单元的负载值分别为2l、l、l、2l、l、l。
[0042]
具体地，第一负载单元的数量为2
i-3
个，第二负载单元的数量为2
i-2
个。
[0043]
具体地，负载单元以2l、l、l排列方式电连接。
[0044]
具体地，负载阵列为电容阵列，或开关管阵列，或电阻阵列。
[0045]
如图3所示的实施例中，负载阵列为电容阵列，电容阵列包括并联连接的n位电容，其中，第i位电容包括m个电容单元，第i位电容的等效电容值为2
i-1
c，c表征单位电容10；
[0046]
具体的实施例中，第i位电容包括2
i-1-2
i-3
个电容单元；电容单元包括第一电容单元和第二电容单元，第一电容单元和第二电容单元的等效电容值分别为2c和c；第一电容单元的数量为2
i-3
个，第二电容单元的数量为2
i-2
个。电容单元以2c、c、c排列方式并联连接。
[0047]
图3中，从左至右电容2c、c、c、2c、c、c组成最高位电容120(即msb电容阵列)，电容2c、c、c组成了次高位电容130(即msb-1电容阵列)，在逻辑控制模块的输入端输入控制信号发生变化的情况下，电容2c和/或电容c的状态发生变化，即电容发生翻转。通过设置逻辑控制模块的逻辑结合图3中的电路的结构，实现在逻辑控制模块的输入端输入控制信号发生变化的情况下，翻转尽可能少的电容，进而减小dnl。
[0048]
如图3所示的n位数模转换器，包括逻辑控制电路110，具有n个输入端，m个输出端，其中，m大于n，n个上述输入端输入n位二进制数，m个上述输出端输出高电平或者低电平；m个电容单元，具有第一端和第二端，m个上述电容单元的第一端与上述逻辑控制电路110的m个输出端一一对应电连接；一个开关器件20；一个单位电容10，具有第一端和第二端，与上述开关器件并联，上述单位电容10的第一端接地，上述单位电容10的第二端分别与m个电容单元的第二端电连接，上述数模转换器还包括放大器30，上述放大器30的正输入端与上述电容单元的第二端电连接，上述放大器30的负输入端与上述放大器30的输出端电连接。采用上述逻辑控制电路110中的逻辑控制规则进行数模转换时，使得相邻数字码之间进行切换时，需要进行翻转的单位电容10数量最少。
[0049]
具体地，如图3所示，逻辑控制电路110的供电使用vref，保证在逻辑输出1时，电容端的电压为vref，逻辑输出为0，电容端电压为0。总体来说也是将逻辑控制电路110视为受控制的开关，逻辑控制电路110的输出电阻要足够小，获得足够的驱动能力，以保证输出电压的准确性。
[0050]
本实施例中的n位数模转换器，通过设置以上上述的数模转换电路，结合逻辑控制电路中的逻辑控制规则，使得相邻数字码之间进行切换时，需要进行翻转的单位电容数量减少，进而减小dnl。本方案不需要出厂前校准以及添加额外的校准电路，小面积低成本，可应用在多种不同类型的dac中，具有很强的实际应用价值。
[0051]
一种具体的实施例中，如图3所示，在n＝4的情况下，设置m＝11，m个上述电容的大小分别为2c、1c、1c、2c、1c、1c、2c、1c、1c、2c、1c。
[0052]
具体地，如图3所示，大小分别为2c、1c、1c、2c、1c、1c、2c、1c、1c、2c、1c的m个上述电容单元依次对应于上述逻辑控制电路的m个输出端，在输入的上述数字码从0000变化至
1111的过程中，相邻的两个上述数字码之间进行切换时，最多需要翻转3个上述单位电容10。
[0053]
本技术的一种具体的实施例中，如图3所示，将dac电路100中的最高位电容120包括2c、1c、1c、2c、1c、1c六个电容，可以认为2c、1c、1c、2c、1c、1c六个电容是由最高位电容120分裂得到的，次高位电容130包括2c、1c、1c三个电容，可以认为2c、1c、1c三个电容是由次高位电容130分裂得到的，一种可选的逻辑控制规则如表1所示，当然，本领域技术人员可以根据实际需求适应性地设置逻辑控制规则。并不限于表1中的逻辑控制规则。
[0054]
表1逻辑控制规则
[0055]
电容单元控制逻辑电容单元控制逻辑120ab3+b2b1130ab3(b2+b1)120bb3+b2b0130bb3(b2+b0)120cb3130cb3b2120db3+b2+b1c2b3b2b1120eb3+b2+b0c1b3b2b0120fb3+b2
ꢀꢀ
[0056]
其中，b2b1表示b2与b1求与运算，b3+b2表示b3和b1求或运算，b3b2b0表示b3、b2和b0三者进行与运算，例如，在b2＝0，b1＝0，b3＝1的情况下，b3+b2b1＝1，此时电容120a的电压为vref。
[0057]
根据以上逻辑控制规则，举例说明b3、b2、b1、b0输入状态变换时的输出状态结果。
[0058]
1)、b3、b2、b1、b0并行输入时：输入数字码0000，无电容翻转；
[0059]
2)输入数字码0001通过逻辑控制电容120e向上翻转，较上一个状态变化1个单位电容；
[0060]
3)输入数字码0010，电容120d向上翻转，电容120e向下翻转，较上一个状态变化3个单位电容；输入数字码0011，电容120e向上翻转，较上一个状态变化1个单位电容；
[0061]
4)输入数字码0100，电容120f向上翻转，较上一个状态变化1个单位电容；
[0062]
5)输入数字码0101，电容120b向上翻转，较上一个状态变化1个单位电容；
[0063]
6)输入数字码0110，电容120a向上翻转，电容120b向下翻转，较上一个状态变化3个单位电容；
[0064]
7)输入数字码0111，电容120b向上翻转，较上一个状态变化1个单位电容；
[0065]
8)输入数字码1000，电容120c向上翻转，较上一个状态变化1个单位电容；
[0066]
9)输入数字码1001，电容130b向上翻转，较上一个状态变化1个单位电容；
[0067]
10)输入数字码1010，电容130a向上翻转，电容130b向下翻转，较上一个状态变化3个单位电容；
[0068]
11)输入数字码1011，电容130b向上翻转，较上一个状态变化1个单位电容；
[0069]
12)输入数字码1100，电容130c向上翻转，较上一个状态变化1个单位电容；
[0070]
13)输入数字码1101，电容c1向上翻转，较上一个状态变化1个单位电容；
[0071]
14)输入数字码1110，电容c2向上翻转，电容c1向下翻转，较上一个状态变化3个单位电容；
[0072]
15)输入数字码1111，电容c1向上翻转，较上一个状态变化1个单位电容。
[0073]
可见并行输入时，4位dac的所有相邻数字码之间，可能出现的最大dnl的是0001到0010、0101到0110、1001到1010与1101到1110。考虑最极端情况，向上翻转的电容都偏大或偏小一个δc，向下翻转的电容都偏小或偏大一个δc，则在0111到1000这种情况，传统开关切换方法此时dnl为最大，而本技术在此时的dnl为
[0074]
当dac工作在串行模式时，比如逐次逼近模数转换器(sar adc)。串行输入的结果与并行输入类似，仅以0101到0110在上级版采样差分输入单调下降开关的转换为例，仅考虑单端变化。数字码0101：开始阶段，正负端所有电容接高电平，采样结束当sar逻辑b3输出0，差分输入的比较器正端所连的电容无变化；b2输出1，则120d、120e、120f电容接低电平；b1输出0，电容无变化；b0输出1，则120b电容接低电平。数字码0110：开始阶段，正负端所有电容接高电平，采样结束当sar逻辑b3输出0，差分输入的比较器正端所连的电容无变化；b2输出1，则120d、120e、120f电容接低电平；b1输出1，则120a电容接低电平；b0输出0，电容无变化。比较两个数字码之间的变化，假设120a两个单位电容都偏大或偏小一个δc，120b的单位电容偏小或偏大一个δc，则从此实施例中可以得知本方案对串行输入与并行输入的dac有同样的优化效果。串行与并行输入的逻辑控制规则一致。
[0075]
对于n位dac，最高位电容msb为2
n-1
时，按四位dac分裂方式倍乘，可以分成2
n-3
，2
n-4
，2
n-4
，2
n-3
，2
n-4
，2
n-4
，msb电容为2
n-2
时，按四位dac分裂方式倍乘，可以分成2
n-3
，2
n-4
，2
n-4
。考虑最极端情况，向上翻转的电容都偏大或偏小一个δc，向下翻转的电容都偏小或偏大一个δc，则：
[0076][0077]
需要说明的是，本实施例中的逻辑控制规则仅仅是示例性的，本领域技术人员可以根据实际需求设计其他类型的逻辑控制规则。
[0078]
本方案提出的数模转换电路能够有效的减少微分非线性，相较于传统方式的最大dnl下降75％。不需要出厂前校准以及添加额外的校准电路，小面积低成本，应用在多种不同类型的dac中，具有很强的实际应用价值。
[0079]
需要说明的是，上述数模转换电路是以电荷权重单端dac为例进行叙述，行业内人士应该知道，本技术中的负载阵列连接方法和逻辑控制模块规则同样可以适用于电流权重dac、电压权重dac，差分输入dac，以及应用到adc中的dac模块。
[0080]
如图4所示的实施例中，负载阵列为电阻阵列，msb电阻阵列为最高位电阻，msb-1电阻阵列为次高位电阻，d0、d1、d2、d3为逻辑控制电路110的四位输入端，输出端输出的电平信号通过控制开关s的位置(上端子与左端子连接还是和右端子连接)以控制电阻的第二端与vref连接还是与gnd连接，以实现输入相邻的数字码时，电阻第二端的连接状态发生改变的数量最少，进而实现减少微分非线性。
[0081]
如图5所示的实施例中，负载阵列为开关管阵列，msb开关管阵列为最高位开关管阵列，msb-1开关管阵列为次高位开关管阵列，图5中的开关管可以是三极管也可以是mos管，b0、b1、b2、b3为四位输入端，逻辑控制电路110输出端输出的电平信号通过控制开关管
的导通或者截止，以实现输入相邻的数字码时，状态变化的开关管的数量最少，以实现减少微分非线性。
[0082]
具体地，逻辑控制模块为逻辑控制电路。
[0083]
具体地，逻辑控制电路包括或运算和与运算。
[0084]
具体地，逻辑控制电路包括n个输入端，逻辑控制电路通过n个输入端输入n位控制信号，控制信号为二进制码，当输入相邻二进制码的控制信号时，电平信号控制负载阵列中改变连接状态的负载单元的数量最少，以降低数模转换器的微分非线性。
[0085]
本技术另一种实施例提供了一种数模转换器，数模转换器包括任一种的数模转换电路。
[0086]
一种具体的实施例中，数模转换器还包括单位负载l，单位负载l与负载阵列并联；放大器，放大器的正输入端与单位负载的第一端电连接，放大器的负输入端与放大器的输出端电连接
[0087]
以上所述仅为本技术的优选实施例而已，并不用于限制本技术，对于本领域的技术人员来说，本技术可以有各种更改和变化。凡在本技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本技术的保护范围之内。