一种推广的C-2C结构多分段电容阵列及其应用

一种推广的c-2c结构多分段电容阵列及其应用
技术领域
1.本发明涉及集成电路技术领域，具体涉及一种推广的c-2c结构多分段电容阵列及其应用。


背景技术：

2.电容阵列广泛应用于模数转换器(adc)和数模转换器(dac)中，利用电容阵列每一位电容权重的不同实现数字信号转换为对应的模拟信号。电容阵列分为不分段电容阵列和分段电容阵列，不分段电容阵列由所有电容并联组成，分段电容阵列由每一段并联电容与桥接电容串联组成。在目前的集成电路制造工艺下，分段电容阵列相对于不分段电容阵列，在实现相同的位数精度下，可以减少芯片的面积。
3.对于目前高精度的模数转换器或者数模转换器(位数在12-24位)，由于集成电路制造工艺和芯片面积的限制，电路中无法容纳较大的电容，因此在设计时需要采用分段电容阵列。
4.分段电容阵列的设计难点在于，在满足每一段电容之间的二进制关系时确保桥接电容是单位电容的整数倍。传统的c-2c分段电容结构在满足每一段电容(单位电容c)之间的二进制关系的情况下桥接电容是单位电容的整数倍，即为2c。但是传统的c-2c分段结构互联节点上的寄生电容严重影响线性度，使得其分辨率被限制在6-10位，因此在高精度的模数转换器或数模转换器中无法得到广泛应用。


技术实现要素：

5.针对现有技术的不足，本发明提供一种推广的c-2c结构多分段电容阵列及其应用，缓解了高精度模数转换器和数模转换器电容阵列有效位数和芯片面积的冲突，同时改善了传统c-2c结构电容匹配的问题。
6.本发明的技术方案为：
7.一种推广的c-2c结构多分段电容阵列，包括电容阵列、桥接电容、冗余电容、输入级和输出级，其中，电容阵列包括n段，每一段均包括并联设置的s位电容，电容阵列的所有电容下级板均连接有输入级，电容阵列的n段s位电容之间设置有桥接电容，电容阵列第一段连接有冗余电容，第n段连接有输出级。
8.上述n为电容阵列的段数，s为电容阵列每段的电容位数。
9.优选的，所述电容阵列除第一段以外的每一段的单位电容是其上一段单位电容的2
s-1
倍，即
10.c
0i
表示第i段电容阵列的单位电容，i表示电容阵列的任意段。
11.优选的，所述电容阵列的每一个桥接电容是其对应分段电容阵列单位电容的2s倍，即倍，即
12.c
ai
表示第i个桥接电容。
13.优选的，所述冗余电容的值为第一段电容阵列的单位电容，即c
d1
＝c
01
，冗余电容
保证分段电容阵列每一位的权重满足二进制关系，
14.c
d1
表示冗余电容。
15.优选的，电容阵列的n段s位电容位数相加和为总位数m，即m＝n*s。
16.优选的，输入级为采样电路或开关电路，输出级为比较器输入端电路或数模转换器输出端电路。
17.上述推广的c-2c结构多分段电容阵列的应用，步骤如下：
18.(1)根据所设计模数转换器或数模转换器的精度确定电容阵列的总位数m；
19.(2)根据所设计电容阵列的面积确定电容阵列所需要分段的段数n和每一段电容阵列的位数s，保证n段电容阵列的位数相加等于总位数m；
20.(3)计算分段电容阵列每一位电容的值，即
[0021][0022]
(4)计算分段电容阵列每一位桥接电容的值，即
[0023][0024]
(5)将电容阵列每段的s位电容相互并联，第一段电容阵列的上极板和冗余电容的上极板均与第一个桥接电容的下极板相连接，第二段电容阵列的上极板分别与第一个桥接电容的上极板和第二个桥接电容的下极板相连接，第三段电容阵列的上极板分别与第二个桥接电容的上极板和第三个桥接电容的下极板相连接，以此类推，第n段电容阵列的上极板分别与第n-1个桥接电容的上极板和输出级相连接，电容阵列m位电容的下极板均与输入级相连接。
[0025]
本发明中竖直电容的上端设置为上极板，下端为下极板；横置电容的右端设置为上极板，左端为下极板。
[0026]
本发明的有益效果为：
[0027]
1、与传统二进制电容阵列技术相比，本发明可以减少高精度模数转换器或者数模转换器电容阵列的面积，缓解模数转换器和数模转换器精度与面积之前的矛盾，并且所有电容均是单位电容的整数倍，减少了电容失配对整体精度的影响。
[0028]
2、与传统的分段电容设计方法相比，本发明解决了传统分段电容阵列的桥接电容容值为分数值的问题，降低了电容失配的影响，提高了设计灵活度，并且简化了设计流程的复杂度。
[0029]
3、与传统c-2c电容阵列结构相比，本发明提出的方案缓解了节点寄生电容的影响，使其可以应用于高精度的模数转换器和数模转换器中。
附图说明
[0030]
构成本技术的一部分的说明书附图用来提供对本技术的进一步理解，本技术的示意性实施例及其说明用于解释本技术，并不构成对本技术的不当限定。
[0031]
图1是根据本发明的推广的c-2c结构m位n分段电容阵列原理图；
[0032]
图2是根据本发明实施例1的推广的c-2c结构16位4分段电容阵列原理图；
[0033]
图3是根据本发明实施例2的推广的c-2c结构20位4分段电容阵列原理图。
具体实施方式
[0034]
下面结合说明书附图和实施例对本发明作进一步限定，但不限于此。
[0035]
实施例1
[0036]
如图2所示，本实施例提供一种应用于模数转换器的4段16位推广的c-2c多分段电容阵列，包括4段并联设置的4位电容组成的电容阵列、3个桥接电容和1个冗余电容、开关电路作为输入级，比较器输入端电路作为输出级。
[0037]
其中，分段电容阵列每段的4位电容相互并联，并且第一段电容阵列上极板和冗余电容的上极板均与第一个桥接电容的下极板相连接，第二段电容阵列的上极板与第一个桥接电容的上极板和第二个桥接电容的下极板相连接，第三段电容阵列的上极板与第二个桥接电容的上极板和第三个桥接电容的下极板相连接，第四段电容阵列的上极板与第三个桥接电容的上极板和比较器输入端相连接，4分段电容阵列16位电容的下极板都与开关电路相连接，冗余电容的下极板与地端相连接，第四段电容阵列4位电容和第三个桥接电容的上极板通过开关与比较器输出端电路相连接。
[0038]
图中s0开关为复位(reset)开关，comp为比较器，第1段、第2段、第3段和第4段分别表示16位电容阵列的4个分段阵列，gnd表示地端，s1、s2、s3、s4、s5、s6、s7、s8、s9、s
10
、s
11
、s
12
、s
13
、s
14
、s
15
以及s
16
分别表示第1位电容到第16位电容的控制开关，负责模数转换器工作工程中的信号采样和转换。
[0039]
图中用符号c
a1
表示分段电容阵列第一段和第二段之间的的桥接电容，用符号c
a2
表示分段电容阵列第二段和第三段之间的的桥接电容，用符号c
a3
表示分段电容阵列第三段和第四段之间的的桥接电容，用符号c
01
表示第一段电容阵列的单位电容，用符号c
02
表示第二段电容阵列的单位电容，用符号c
03
表示第三段电容阵列的单位电容，用符号c
04
表示第四段电容阵列的单位电容，用符号c
di
表示分段电容阵列的冗余电容，其中i表示任意段电容阵列，1≤i≤4。
[0040]
所述4分段16位电容阵列除第一段的其他每一段的单位电容是其上一段单位电容的23倍，即
[0041]
所述4分段16位电容阵列的每一个桥接电容满足24倍的其对应分段的单位电容，即即
[0042]
所述4分段16位电容阵列的冗余电容的值为第一段电容阵列的单位电容，即c
d1
＝c
01
。冗余电容的目的是保证分段电容阵列每一位的权重满足二进制关系。
[0043]
所述多分段电容阵列的4段电容阵列的电容位数相加和为总位数16，即16＝4*4。
[0044]
上述推广的c-2c结构多分段电容阵列的应用，步骤如下：
[0045]
(1)根据所设计模数转换器或数模转换器的16位转换精度确定多分段电容阵列的总位数16位；
[0046]
(2)根据所设计电容阵列面积综合考虑确定电容阵列所需要分段的段数为4和每一段电容阵列的位数为4，并且确保4段电容阵列的位数相加等于总位数16；
[0047]
(3)根据本发明提出的计算方法计算分段电容阵列每一位电容的值，即
[0048][0049]
计算可得第一段电容阵列中第一位电容到第四位电容值分别为
第二段电容阵列中第五位电容到第八位电容值分别为第三段电容阵列中第九位电容到第十二位电容值分别为第四段电容阵列中第十三位电容到第十六位电容值分别为取冗余电容的电容值为
[0050]
(4)根据本发明提出的计算方法计算分段电容阵列每一位桥接电容的值，即
[0051][0052]
计算可得取的值为取的值为取的值为
[0053]
(5)分段电容阵列每段的4位电容相互并联，并且第一段电容阵列和冗余电容的上极板与第一个桥接电容的下极板相连接，第二段电容阵列的上极板与第一个桥接电容的上极板和第二个桥接电容的下极板相连接，第三段电容阵列的上极板与第二个桥接电容的上极板和第三个桥接电容的下极板相连接，第四段电容阵列的上极板与第三个桥接电容的上极板和比较器输入端相连接，多分段电容阵列16位电容的下极板都与开关电路相连接，冗余电容的下极板与地端相连接，多分段电容阵列16位电容的上极板都通过开关与比较器输出端相连接。
[0054]
本实施例将竖直电容的上端设置为上极板，下端为下极板；横置电容的右端设置为上极板，左端为下极板。所示图中从右到左分别是1位冗余电容到第16位电容。
[0055]
本实施例提出的4分段16位电容阵列所需的总电容值为传统的16位二进制电容阵列所需的总电容值为因此其面积只相当于传统二进制电容阵列结构的7.587％。而且相对于传统的分段结构桥接电容容值可能出现分数的形式，本实施例提出的电容阵列所有电容都是单位电容的整数倍，使电容匹配更加容易。
[0056]
实施例2
[0057]
如图3所示，本实施例提供一种应用于模数转换器的4段20位推广的c-2c多分段电容阵列，包括由4段并联设置的5位电容组成的电容阵列、4个桥接电容和1个冗余电容、开关电路作为输入级，比较器输入端电路作为输出级。
[0058]
其中，分段电容阵列每段的5位电容相互并联，并且第一段电容阵列和冗余电容的上极板与第一个桥接电容的下极板相连接，第二段电容阵列的上极板与第一个桥接电容的上极板和第二个桥接电容的下极板相连接，第三段电容阵列的上极板与第二个桥接电容的上极板和第三个桥接电容的下极板相连接，第四段电容阵列的上极板与第三个桥接电容的上极板和比较器输入端相连接，4分段电容阵列20位电容的下极板都与开关电路相连接，冗余电容的下极板与地端相连接，多分段电容阵列20位电容的上极板都通过开关与比较器输出端相连接。
[0059]
图中s0开关为复位(reset)开关，comp为比较器，第1段、第2段、第3段和第4段分别表示20位电容阵列的4个分段阵列，gnd表示地端，s1、s2、s3、s4、s5、s6、s7、s8、s9、s
10
、s
11
、s
12
、s
13
、s
14
、s
15s16
、s
17
、s
18
、s
19
以及s
20
分别表示第1位电容到第20位电容的控制开关，负责模数转换器工作工程中的信号采样和转换。
[0060]
图中用符号c
a1
表示分段电容阵列第一段和第二段之间的的桥接电容，用符号c
a2
表示分段电容阵列第二段和第三段之间的的桥接电容，用符号c
a3
表示分段电容阵列第三段
和第四段之间的的桥接电容，用符号c
01
表示第一段电容阵列的单位电容，用符号c
02
表示第二段电容阵列的单位电容，用符号c
03
表示第三段电容阵列的单位电容，用符号c
04
表示第四段电容阵列的单位电容，用符号c
di
表示分段电容阵列的冗余电容，其中i表示任意段电容阵列，1≤i≤4。
[0061]
所述4分段20位电容阵列除第一段的其他每一段的单位电容是其上一段单位电容的24倍，即
[0062]
所述4分段20位电容阵列的每一个桥接电容满足25倍的其对应分段的单位电容，即即
[0063]
所述4分段20位电容阵列的冗余电容的值为第一段电容阵列的单位电容，即c
d1
＝c
01
。冗余电容的目的是保证分段电容阵列每一位的权重满足二进制关系。
[0064]
所述多分段电容阵列的4段电容阵列的电容位数相加和为总位数20，即20＝4*5。
[0065]
上述推广的c-2c结构多分段电容阵列的应用，步骤如下：
[0066]
(1)根据所设计模数转换器或数模转换器的20位转换精度确定多分段电容阵列的总位数20位；
[0067]
(2)根据所设计电容阵列面积综合考虑确定电容阵列所需要分段的段数为4和每一段电容阵列的位数为5，并且确保4段电容阵列的位数相加等于总位数20；
[0068]
(3)根据本发明提出的计算方法计算分段电容阵列每一位电容的值，即
[0069][0070]
计算可得第一段电容阵列中第一位电容到第五位电容值分别为计算可得第一段电容阵列中第一位电容到第五位电容值分别为第二段电容阵列中第六位电容到第十位电容值分别为第二段电容阵列中第六位电容到第十位电容值分别为第三段电容阵列中第十一位电容到第十五位电容值分别为别为第四段电容阵列中第十六位电容到第二十位电容值分别为电容值分别为取冗余电容的电容值为
[0071]
(4)根据本发明提出的计算方法计算分段电容阵列每一位桥接电容的值，即
[0072][0073]
计算可得取的值为取的值为取的值为
[0074]
(5)分段电容阵列每段的5位电容相互并联，并且第一段电容阵列和冗余电容的上极板与第一个桥接电容的下极板相连接，第二段电容阵列的上极板与第一个桥接电容的上极板和第二个桥接电容的下极板相连接，第三段电容阵列的上极板与第二个桥接电容的上极板和第三个桥接电容的下极板相连接，第四段电容阵列的上极板与第三个桥接电容的上极板和比较器输入端相连接，多分段电容阵列20位电容的下极板都与开关电路相连接，冗余电容的下极板与地端相连接，多分段电容阵列20位电容的上极板都通过开关与比较器输出端相连接。
[0075]
本实施例提出的4分段20位电容阵列所需的总电容值为传统的16位二
进制电容阵列所需的总电容值为因此其面积只相当于传统二进制电容阵列结构的6.875％。而且相对于传统的分段结构桥接电容容值可能出现分数的形式，本实施例提出的电容阵列所有电容都是单位电容的整数倍，使电容匹配更加容易。
[0076]
以上所述仅为本技术的优选实施例而已，并不用于限制本技术，对于本领域的技术人员来说，本技术可以有各种更改和变化。凡在本技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本技术的保护范围之内。
[0077]
上述虽然结合附图对本发明的具体实施方式进行了描述，但并非对本发明保护范围的限制，所属领域技术人员应该明白，在本发明的技术方案的基础上，本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本发明的保护范围以内。