半导体结构及其形成方法、存储器与流程

本公开涉及半导体，具体而言，涉及一种半导体结构及其形成方法、存储器。

背景技术：

1、动态随机存储器(dynamic random access memory，dram)因具有体积小、集成化程度高及传输速度快等优点，被广泛应用于手机、平板电脑等移动设备中。字线结构作为dram的核心部件，对器件的电性能有着至关重要的作用。

2、在dram中通常需要通过字线接触插塞将字线结构电学引出，在此过程中，字线接触插塞需要贯穿字线结构表面的第二导电层才能与字线结构连接，然而，在蚀刻第二导电层的过程中易对衬底造成损伤，产品良率较低。

3、需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

技术实现思路

1、有鉴于此，本公开提供一种半导体结构及其形成方法、存储器，可降低工艺难度，提高产品良率。

2、根据本公开的一个方面，提供一种半导体结构，包括：

3、衬底，包括阵列区和外围区；

4、字线结构，包括位于所述衬底内部的第一导电层，所述第一导电层沿第一方向贯穿所述阵列区并延伸至所述外围区；在垂直于所述衬底的方向上，所述第一导电层位于所述外围区表面的高度高于所述第一导电层位于所述阵列区表面的高度。

5、在本公开的一种示例性实施例中，所述半导体结构还包括：

6、字线接触插塞，位于所述外围区，且所述字线接触插塞的底面与所述第一导电层连接。

7、在本公开的一种示例性实施例中，所述字线结构还包括：

8、第二导电层，所述第二导电层位于所述第一导电层上部，所述第二导电层在所述衬底上的正投影与所述字线接触插塞在所述衬底上的正投影无交叠。

9、在本公开的一种示例性实施例中，所述第二导电层靠近所述外围区的一端与所述字线接触插塞之间具有第一距离，所述第一距离小于所述第一导电层在所述第一方向上位于所述外围区的长度。

10、在本公开的一种示例性实施例中，所述第一导电层位于所述外围区的表面与所述第二导电层的表面齐平。

11、在本公开的一种示例性实施例中，所述第一导电层的材料为金属材料，所述第二导电层的材料为半导体材料。

12、在本公开的一种示例性实施例中，所述半导体结构还包括：

13、外围接触插塞，位于所述外围区，并与所述字线接触插塞电连接，且在垂直于所述衬底的方向上，所述外围接触插塞的顶面与所述字线接触插塞的顶面高度相同。

14、在本公开的一种示例性实施例中，所述字线结构还包括栅间介质层，所述栅间介质层至少随形包覆于所述第一导电层和所述第二导电层的侧壁表面。

15、根据本公开的一个方面，提供一种半导体结构的形成方法，包括：

16、提供衬底，所述衬底包括阵列区和外围区；

17、在所述衬底内形成多个字线结构，所述字线结构包括位于所述衬底内部的第一导电层，所述第一导电层沿第一方向贯穿所述阵列区并延伸至所述外围区；在垂直于所述衬底的方向上，所述第一导电层位于所述外围区表面的高度高于所述第一导电层位于所述阵列区表面的高度。

18、在本公开的一种示例性实施例中，所述形成方法还包括：

19、在所述外围区形成字线接触插塞，所述字线接触插塞的底面与所述第一导电层连接。

20、在本公开的一种示例性实施例中，所述形成方法还包括：

21、在所述第一导电层的上部形成第二导电层，所述第二导电层在所述衬底上的正投影与所述字线接触插塞在所述衬底上的正投影无交叠。

22、在本公开的一种示例性实施例中，所述第二导电层靠近所述外围区的一端与所述字线接触插塞之间具有第一距离，所述第一距离小于所述第一导电层在所述第一方向上位于所述外围区的长度。

23、在本公开的一种示例性实施例中，所述第一导电层位于所述外围区的表面与所述第二导电层的表面齐平。

24、在本公开的一种示例性实施例中，所述第一导电层的材料为金属材料，所述第二导电层的材料为半导体材料。

25、在本公开的一种示例性实施例中，所述形成方法还包括：

26、在所述外围区形成外围接触插塞，所述外围接触插塞与所述字线接触插塞电连接，且在垂直于所述衬底的方向上，所述外围接触插塞的顶面与所述字线接触插塞的顶面高度相同。

27、在本公开的一种示例性实施例中，所述字线结构还包括栅间介质层，所述栅间介质层至少随形包覆于所述第一导电层和所述第二导电层的侧壁表面。

28、在本公开的一种示例性实施例中，在所述衬底内形成多个字线结构，包括：

29、在所述衬底内形成多个字线沟槽，所述字线沟槽贯穿所述阵列区和所述外围区；

30、在所述字线沟槽内形成随形贴附于所述字线沟槽的侧壁的栅间介质层；

31、在具有所述栅间介质层的所述字线沟槽内形成所述第一导电层；

32、在所述第一导电层的表面形成所述第二导电层。

33、在本公开的一种示例性实施例中，在具有所述栅间介质层的所述字线沟槽内形成所述第一导电层，包括：

34、在所述衬底的表面形成导电材料层，所述导电材料层填满具有所述栅间介质层的所述字线沟槽；

35、在所述导电材料层的表面形成第二光阻层，所述第二光阻层在所述衬底上的正投影与所述外围区重合；

36、以所述第二光阻层为掩膜蚀刻部分位于所述阵列区的所述导电材料层，至所述阵列区的所述导电材料层的表面与所述衬底的表面齐平；

37、去除所述第二光阻层；

38、蚀刻剩余的所述导电材料层，直至位于所述外围区的所述导电材料层的表面低于所述衬底的表面且高于位于所述阵列区的所述导电材料层的表面。

39、在本公开的一种示例性实施例中，在所述第一导电层的表面形成所述第二导电层，包括：

40、在所述栅间介质层、所述第一导电层及所述衬底共同构成的结构的表面形成半导体材料层；

41、去除位于所述字线沟槽外的所述半导体材料层，并继续去除部分所述半导体材料层，至位于所述阵列区的所述半导体材料层的表面与位于所述外围区的所述第一导电层的表面齐平。

42、根据本公开的一个方面，提供一种存储器，包括上述任意一项所述的半导体结构。

43、本公开的半导体结构及其形成方法、存储器，由于第一导电层位于外围区的表面的高度高于第一导电层位于阵列区的表面的高度，可将后续形成的第二导电层形成于位于阵列区的第一导电层的表面，此时无需在外围区形成第二导电层，在后续形成与字线结构连接的字线接触插塞时，用于容纳字线接触插塞的过孔无需穿过第二导电层，进而无需采用对第二导电层的蚀刻速率较大的蚀刻溶液或蚀刻气体进行蚀刻，可避免在蚀刻第二导电层的过程中对衬底造成的损伤，也可避免蚀刻损伤延伸至阵列区内部，减小衬底中的缺陷来源，提高产品良率。且在上述过程中，由于外围区的字线结构的表面没有第二导电层，在后续形成过孔的过程中，无需蚀刻第二导电层，可减少蚀刻的层数，进而简化工艺(即，减少了蚀刻第二导电层的工艺)，降低制造成本；同时，由于第一导电层的高度提高，减小过孔蚀刻高度，降低工艺难度。

44、应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。